[发明专利]高深宽比的超结功率半导体结构及其制造方法

说明书

本发明涉及一种高深宽比的超结功率半导体结构及制造方法，包括漏极金属、位于漏极金属上的第一导电类型单晶硅衬底及位于第一导电类型单晶硅衬底上的第一导电类型第一单晶硅外延层，在所述第一导电类型第一单晶硅外延层内设置第二导电类型柱，所述第二导电类型柱由掺杂了第二导电类型杂质的导电多晶硅形成，本发明能够消除第二导电类型柱内的填充间隙，增强填充性能，改善器件的漏电问题，提升器件的可靠性。

技术领域

本发明涉及功率半导体结构及其制造方法，尤其是一种高深宽比的超结功率半导体结构及制造方法。

背景技术

随着超结功率半导体的发展，器件的元胞尺寸不断的缩小，因此，在采用挖槽填充的方式制造超结功率半导体时，挖槽的开口尺寸也不断的减小，目前，由于挖槽尺寸过小，深度过大，沟槽的填充变得越来越困难，生产的器件的性能的波动很大，对量产非常不利。

如图17所示，以现有的N型超结功率半导体器件为例，包括漏极金属、位于漏极金属上的N型衬底及位于N型衬底上的N型外延层，在所述N型外延层内设置P型柱，在相邻的P型柱之间设置N型柱，在P型柱的上方设有P型体区，在P型体区内设有N型源区和P型源区，在N型柱的上方设有栅氧层，在所述栅氧层的上方设有栅极多晶硅，在所述栅极多晶硅以及P型体区的上方设有绝缘介质层，源极金属覆盖器件表面，所述源极金属通过通孔与N型源区、P型源区欧姆接触，在所述P型柱内存在填充间隙，这会打破器件内部的电荷平衡，容易导致器件漏电增加，导致器件的可靠性下降。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供一种高深宽比的超结功率半导体结构及其制造方法，消除P型柱内的填充间隙，增强填充性能，改善器件的漏电问题，提升器件的可靠性。本发明采用的技术方案是：

一种高深宽比的超结功率半导体结构，其中，包括漏极金属、位于漏极金属上的第一导电类型单晶硅衬底及位于第一导电类型单晶硅衬底上的第一导电类型第一单晶硅外延层，在所述第一导电类型第一单晶硅外延层内设置第二导电类型柱，在相邻的第二导电类型柱之间设置第一导电类型单晶硅柱，在所述第二导电类型柱的上方设有第二导电类型单晶硅体区，在所述的第二导电类型单晶硅体区内设有第一导电类型单晶硅源区和第二导电类型单晶硅源区，在第一导电类型单晶硅柱的上方设有栅氧层，在所述栅氧层的上方设有栅极多晶硅，在所述栅极多晶硅以及第二导电类型单晶硅体区的上方设有绝缘介质层，所述绝缘介质层的表面覆盖源极金属，所述源极金属通过绝缘介质层内的通孔与第一导电类型单晶硅源区、第二导电类型单晶硅源区欧姆接触，所述第二导电类型柱由掺杂了第二导电类型杂质的导电多晶硅形成。

优选的是，所述的高深宽比的超结功率半导体结构，其中，所述第二导电类型柱与第二导电类型单晶硅体区之间设有导电单晶硅阱区，所述导电单晶硅阱区由掺杂了导电杂质的单晶硅形成。

优选的是，所述的高深宽比的超结功率半导体结构，其中，所述第二导电类型柱与第二导电类型单晶硅体区之间设有第一导电类型第二单晶硅外延层，所述第一导电类型第二单晶硅外延层由掺杂了第一导电类型杂质的单晶硅组成。

优选的是，所述的高深宽比的超结功率半导体结构，其中，对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

优选的是，所述的高深宽比的超结功率半导体结构的制造方法，其中，包括以下步骤：

步骤一：在第一导电类型单晶硅衬底上形成第一导电类型第一单晶硅外延层，然后选择性刻蚀出深沟槽；

步骤二：淀积第二导电类型多晶硅，将步骤一中的深沟槽填充满；

步骤三：研磨去除掉第一导电类型第一单晶硅外延层上方的第二导电类型多晶硅，然后刻蚀深沟槽内部分的第二导电类型多晶硅，形成第二导电类型柱；

步骤四：在器件表面生长导电外延层，将深沟槽彻底填满；