[发明专利]功率器件的制作方法及器件

说明书

本申请公开了一种功率器件的制作方法及器件，该方法包括：在外延层上形成硬掩模层，该外延层形成于衬底上；对外延层的目标区域进行刻蚀，在元胞区域的外延层中形成器件沟槽，在保护环区域的外延层中形成第一保护环沟槽和第二保护环沟槽，第一保护环沟槽的宽度大于其深度，第一保护环沟槽的宽度大于器件沟槽的宽度，第一保护环沟槽的宽度大于第二保护环沟槽的宽度；进行离子注入，离子注入的角度为20°至50°，在第一保护环沟槽的底部和侧面形成掺杂阱区。本申请通过将第一保护环沟槽的宽度设置为大于其深度，将离子注入的角度设置为20°至50°，从而能够在第一保护环沟槽的底部和侧面形成保护环的同时，对器件沟槽底部和侧面的掺杂影响较小，从而实现了在同一工序步骤中形成不同于元胞区域的掺杂分布的保护环。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种功率器件的制作方法及器件。

背景技术

在半导体器件，尤其是功率器件的结构中，为了抑制少子运动或闩锁效应(latch-up)，通常在器件的元胞(cell)区域的外环设置保护环(guard ring)。

参考图1，其示出了相关技术中提供的一种器件的剖面示意图。如图1所示，衬底110包括元胞区域1101和保护环区域1102，衬底110上形成有外延层120，元胞区域1101的外延层120中形成有器件沟槽101，保护环区域1102的外延层120中形成有保护环沟槽102。

相关技术中，在形成器件沟槽101和保护环沟槽102之后，需要通过不同的掩模板和光刻工艺分别对元胞区域1101和保护环区域1102进行不同的掺杂，工艺较为复杂，从而导致制造成本较高。

发明内容

本申请提供了一种功率器件的制作方法及器件，可以解决相关技术中提供的功率器件的制作方法由于需要采用不同的工序分别对元胞区域和保护环区域进行不同的掺杂所导致的工艺复杂，制造成本较高的问题。

一方面，本申请实施例提供了一种功率器件的制作方法，包括：

在外延层上形成硬掩模层，所述外延层形成于衬底上，所述衬底所在的平面包括元胞区域和保护环区域，所述元胞区域用于形成所述功率器件，所述保护环区域用于形成所述功率器件的保护环；

对目标区域进行刻蚀，在所述元胞区域的外延层中形成器件沟槽，在所述保护环区域的外延层中形成第一保护环沟槽和第二保护环沟槽，所述第一保护环沟槽的宽度大于其深度，所述第一保护环沟槽的宽度大于所述器件沟槽的宽度，所述第一保护环沟槽的宽度大于所述第二保护环沟槽的宽度；

进行离子注入，所述离子注入的角度为20°至50°，在所述第一保护环沟槽的底部和侧面形成掺杂阱区。

可选的，所述保护环区域的外延层中形成有至少两个所述第一保护环沟槽。

可选的，所述硬掩模层包括氧化层，或，所述硬掩模层包括氧化层和氮化层。

可选的，所述第一保护环沟槽的宽度大于其深度的两倍。

可选的，在进行所述离子注入时，多次以所述衬底的中心法线为中心旋转所述衬底。

可选的，在进行所述离子注入时，至少四次以所述中心法线为中心旋转所述衬底。

另一方面，本申请实施例提供了一种器件，包括：

衬底，所述衬底所在的平面包括元胞区域和保护环区域，所述元胞区域用于形成功率器件，所述保护环区域用于形成所述功率器件的保护环；

外延层，所述外延层形成于所述衬底上；

其中，所述元胞区域的外延层中形成有器件沟槽，所述保护环区域的外延层中形成有第一保护环沟槽和第二保护环沟槽，所述第一保护环沟槽的宽度大于其深度，所述第一保护环沟槽的宽度大于所述器件沟槽的宽度，所述第一保护环沟槽的宽度大于所述第二保护环沟槽的宽度；