[发明专利]基于BCH并行算法和LDPC算法的纠错电路及方法

说明书

本申请提供基于BCH并行算法和LDPC算法的纠错电路及方法，所述纠错电路包括BCH并行算法电路、LDPC算法电路和模式配置电路，其中，所述BCH并行算法电路，用于并行处理编译码操作过程和数据传输过程；所述LDPC算法电路，用于对数据进行LDPC编译码；所述模式配置电路，用于配置通过所述BCH并行算法电路和/或所述LDPC算法电路进行纠错。本申请实施例的技术方案，可以提高数据吞吐率，以及提高纠错性能。

技术领域

本申请涉及计算机技术领域，尤其涉及一种基于BCH并行算法和LDPC算法的纠错电路及方法。

背景技术

ECC(error correction code)是一种能够实现“错误检查和纠正”的技术，广泛应用于计算机内存数据传输、硬盘数据存储以及图形工作站等，可大大提高计算机运行的稳定性和可靠性。

目前的ECC技术方案中，通常基于BCH(bose-chaudhuri-hocquenghen)算法或低密度奇偶校验码(low density parity-check code，LDPC)算法实现，其中，LDPC算法包括硬判决算法和软判决算法。现有的BCH算法电路可以纠正多位随机错误，运算速度快，但是现有的BCH算法电路是串行工作模式，数据吞吐率较低。而LDPC硬判决算法虽然简单，易于硬件实现，但是纠错性能较差。并且，LDPC软判决算法虽然纠错性能较强，但是运算量大，而且硬件实现难度大。

发明内容

本申请提供一种基于BCH并行算法和LDPC算法的纠错电路及方法，可以提高数据吞吐率，以及提高纠错性能。

第一方面，本申请提供了一种基于BCH并行算法和LDPC算法的纠错电路，所述纠错电路包括BCH并行算法电路、LDPC算法电路和模式配置电路，其中，

所述BCH并行算法电路，用于并行处理编译码操作过程和数据传输过程；

所述LDPC算法电路，用于对数据进行LDPC编译码；

所述模式配置电路，用于配置通过所述BCH并行算法电路和/或所述LDPC算法电路进行纠错。

结合第一方面，在第一方面的一种可能的实施方式中，所述BCH并行算法电路包括编码模块、译码模块、纠错控制模块和自动重写模块，其中，

所述编码模块，用于并行处理编码操作过程和NAND flash存储器的写数据操作过程；

所述译码模块，用于并行处理译码操作过程和数据传输过程；

所述纠错控制模块，用于对数据编译码操作过程进行纠错控制；

所述自动重写模块，用于重写数据。

结合第一方面，在第一方面的一种可能的实施方式中，所述译码模块的译码操作过程包括第一级流水线、第二级流水线和第三级流水线，其中，

所述译码操作过程的第一级流水线为伴随式计算；

所述译码操作过程的第二级流水线为求解错误位置多项式；

所述译码操作过程的第三级流水线为查找错误位置并纠错。

结合第一方面，在第一方面的一种可能的实施方式中，所述译码模块具体用于：

并行处理所述译码操作过程的第一级流水线和所述NAND flash的读数据操作过程；

并行处理所述译码操作过程的第三级流水线和译码数据输出过程。

结合第一方面，在第一方面的一种可能的实施方式中，所述自动重写模块具体用于：

在编码后的第一数据写入所述NAND flash之后，从所述NAND flash中读取第二数据；