[发明专利]一种电容器及其制造方法和DRAM

说明书

本发明涉及一种电容器及其制造方法和DRAM，属于半导体技术领域，解决了现有接触孔的深度加深存在技术限制和宽度扩大会增大存储单元尺寸的问题。方法包括提供半导体衬底；在半导体衬底上方顺序形成刻蚀停止层和多个堆叠结构层，每个堆叠结构层包括模制层和模制层上方的支撑层；对刻蚀停止层和多个堆叠结构层进行刻蚀，以形成多个沟槽；在顶部堆叠结构层中的顶部支撑层和部分顶部模制层上形成顶部保护层；对多个沟槽中顶部堆叠结构层下方的各支撑层和刻蚀停止层的一部分进行回蚀，以使未被保护的各支撑层凹进，形成多个扩散沟槽；以及在多个扩大沟槽中沉积下部电极层。使未被保护的各支撑层凹进而形成扩大沟槽，进而增大相对表面积。

技术领域

本发明涉及半导体技术领域，尤其涉及一种电容器及其制造方法和DRAM。

背景技术

存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，电容器是制造这些RAM的关键部件之一。DRAM器件中的每个存储单元由1T1C(即1个晶体管和1个电容器)组成。

DRAM的电容器是利用称作存储节点SN(Storage Node)的工艺制作而成的，参考图1，在圆筒形电容器中支撑件的ONO(氧化物-氮化物-氧化物)构造中，利用ONON反复层积，然后通过刻蚀工艺形成电容器孔和介于电容器孔之间的层积图案，其中，层积图案自下而上顺序包括刻蚀停止层102、氧化物层104、氮化物层106、氧化物层108和氮化物层110。参考图2，将氮化物层和氧化物层刻蚀开形成接触孔后进行氮化钛(TiN)层202沉积，当作下部电极。接下来沉积电介质膜与上部电极，完成电容器。电容为上/下部电极的面积与介电常数的比例，要将值变大的话，接触孔的深度要越深或是宽度要较宽或使用高介电常数的膜质。然而，接触孔的深度加深和电介质膜的介电常数提高存在技术限制，接触孔的宽度会增大存储单元尺寸。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种电容器及其制造方法和DRAM，用以解决现有的接触孔的深度加深和电介质膜的介电常数提高存在技术限制并且接触孔的宽度会增大存储单元尺寸的问题。

一方面，本发明实施例提供了一种电容器的制造方法，包括：提供半导体衬底，其中，所述半导体衬底包括设置在绝缘材料层中并通过所述绝缘材料层间隔开的多个存储节点；在所述半导体衬底上方顺序形成刻蚀停止层和多个堆叠结构层，每个堆叠结构层包括模制层和所述模制层上方的支撑层；对所述刻蚀停止层和所述多个堆叠结构层进行刻蚀，以形成多个沟槽；在顶部堆叠结构层中的顶部支撑层和部分顶部模制层上方形成顶部保护层；对所述多个沟槽中所述顶部堆叠结构层下方的各支撑层和所述刻蚀停止层的一部分进行回蚀，以使未被保护的各支撑层凹进，形成多个扩大沟槽；以及在所述多个扩大沟槽中沉积下部电极层。

上述技术方案的有益效果如下：在顶部保护层保护顶部支撑层的情况下，对顶部堆叠结构层下方的各支撑层的一部分进行回蚀，使得未被保护的各支撑层凹进，能够扩大下部电极层与上部电极层的相对面积，进而提高电容值。

基于上述方法的进一步改进，对所述刻蚀停止层和所述多个堆叠结构层进行刻蚀，以形成多个沟槽包括：通过刻蚀工艺对所述多个堆叠结构层进行刻蚀，以形成具有多个第一开口的多个堆叠结构层图案；以及以所述多个堆叠结构层图案为掩模，对所述多个第一开口下方的所述刻蚀停止层进行刻蚀，以形成穿过所述刻蚀停止层的多个第二开口，使得暴露所述存储节点的中间部分的顶面，其中，所述多个沟槽穿过所述多个堆叠结构层和所述刻蚀停止层。

基于上述方法的进一步改进，在顶部堆叠结构层中的顶部支撑层和部分顶部模制层上方形成顶部保护层包括：通过沉积工艺在所述顶部堆叠结构层中的顶部支撑层的顶面和侧壁上以及部分顶部模制层的侧壁上形成顶部保护层，而保持所述多个堆叠结构层中的剩余部分的侧壁上没有形成顶部保护层，其中，所述顶部支撑层的顶面处的顶部保护层的厚度大于所述顶部支撑层的侧壁处的顶部保护层的厚度。