[发明专利]制造半导体器件的方法和半导体器件

说明书

在制造半导体器件的方法中，在限定有源区域的衬底中形成隔离结构，在隔离结构上方形成第一栅极结构，并且在与第一栅极结构相邻的有源区域上方形成第二栅极结构，形成覆盖层以覆盖第一栅极结构和位于第一栅极结构和第二栅极结构之间的有源区域的一部分，蚀刻第一栅极结构和第二栅极结构之间的未被覆盖层覆盖的有源区域以形成凹槽，并且在凹槽中形成外延半导体层。本申请的实施例还涉及半导体器件。

技术领域

本申请的实施例涉及制造半导体器件的方法和半导体器件。

背景技术

互补的金属氧化物半导体场效应晶体管(CMOS FET)由于其低功耗已被利用。然而，在CMOS FET中，防止闩锁一直是器件和工艺技术中的一个问题。随着对集成电路的尺寸缩小需求的增加和集成电路的速度要求越来越高，需要更有效的措施来防止漏致势垒降低(DIBL)和闩锁。

发明内容

本发明的一些实施例提供了一种制造半导体器件的方法，包括：在限定有源区域的衬底中形成隔离结构；在所述隔离结构上方形成第一栅极结构，并且在与所述第一栅极结构相邻的所述有源区域上方形成第二栅极结构；形成覆盖层以覆盖所述第一栅极结构和位于所述第一栅极结构和所述第二栅极结构之间的有源区域的一部分；蚀刻位于所述第一栅极结构和所述第二栅极结构之间的未被所述覆盖层覆盖的所述有源区域以形成凹槽；以及在所述凹槽中形成外延半导体层。

本发明的另一些实施例提供了一种制造半导体器件的方法，包括：在围绕有源区域的衬底中形成隔离结构；在所述隔离结构上方形成第一栅极结构，并且在所述有源区域上方形成第二栅极结构和第三栅极结构，所述第一栅极结构、所述第二栅极结构和所述第三栅极结构在第一方向上延伸并且布置在与所述第一方向交叉的第二方向上；形成覆盖层以覆盖在第一方向上延伸的所述有源区域的边缘并且以覆盖所述隔离结构；蚀刻未被所述覆盖层覆盖的所述有源区域，以在所述隔离结构和所述第二栅极结构之间形成第一凹槽，并且在所述第二栅极结构和所述第三栅极结构之间形成第二凹槽；以及在所述第一凹槽中形成第一外延半导体层，并且在所述第二凹槽中形成第二外延半导体层。

本发明的又一些实施例提供了一种半导体器件，包括：隔离结构，形成在衬底中并且围绕有源区域；第一栅极结构和第二栅极结构，设置在所述有源区域上方，以及伪栅极结构，设置在所述隔离结构上方，所述第一栅极结构、所述第二栅极结构和所述伪栅极结构在第一方向上延伸并且布置在与所述第一方向交叉的第二方向上；以及第一源极/漏极外延层，设置在所述伪栅极结构和所述第一栅极结构之间，以及第二源极/漏极外延层，设置在所述第一栅极结构和所述第二栅极结构之间，其中，所述第一外延层的体积小于所述第二外延层的体积。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图2示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图3示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图4示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图5示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图6示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图7示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图8示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。

图9示出了根据本发明实施例的半导体器件制造工艺的各个阶段中的一个的截面图。