[发明专利]半导体结构及其形成方法

说明书

本发明实施例所提供的半导体结构的形成方法，通过两个步骤实现暴露源漏掺杂区的第一沟槽的形成和位于栅极结构上方的第二沟槽的形成，并且在形成所述第二沟槽时，以所述隔离层为停止层，使得所述栅极结构并未被暴露，而是被隔离层一直保护起来，直至在形成导电插塞之前，才刻蚀所述栅极结构的顶面上方的隔离层和第一保护层，暴露所述栅极结构。可以看出，本发明实施例所提供的半导体结构的形成方法，只在形成导电插塞前一步才去除栅极结构上方的隔离层和第一保护层，可以很好的保护所述栅极结构，缩短栅极结构暴露的时间，减小形成颗粒缺陷的可能，从而减小所述半导体结构失效的概率，从而可以提高所得的半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件的后段制作过程中，通常需要进行金属互连结构的形成，其中金属互连结构用于连接金属栅极以及源漏掺杂区。因此，在形成金属互连结构前，需要将待连接的金属栅极暴露出来。

然而，如果金属栅极暴露的时间太长，有可能形成颗粒缺陷，进而容易导致结构失效，甚至所得的半导体结构损坏。

现有技术中，不能很好的保护所述金属栅极，最终导致现有的半导体工艺形成的器件性能不佳。

发明内容

本发明实施例解决的技术问题是如何在加工过程中保护金属栅极。

为解决上述问题，本发明实施例提供了一种半导体结构的形成方法，包括：

提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂区、位于所述栅极结构和所述源漏掺杂区上的隔离层，以及位于所述隔离层上方的第一介质层；

图形化所述基底，形成仅暴露所述源漏掺杂区的第一沟槽；

以所述隔离层为停止层，在所述栅极结构的上方形成第二沟槽；

形成第一保护层，所述第一保护层至少保形覆盖所述第一沟槽和所述第二沟槽；

至少去除覆盖所述源漏掺杂区的顶面和所述栅极结构的顶面的所述第一保护层，暴露所述源漏掺杂区和所述栅极结构；

形成导电插塞，填充所述第一沟槽或所述第二沟槽，与所述源漏掺杂区或与所述栅极结构电连接。

可选的，所述以所述隔离层为停止层，在所述栅极结构的上方形成第二沟槽的步骤之前还包括：形成牺牲层，所述牺牲层至少填充所述第一沟槽，所述牺牲层的表面为平面；

所述以所述隔离层为停止层，在所述栅极结构的上方形成第二沟槽的步骤之后还包括：去除所述牺牲层；

可选的，所述形成牺牲层的步骤包括：

在所述第一沟槽内和所述基底上沉积牺牲层材料，形成牺牲层材料层；

平坦化所述牺牲层材料层，形成牺牲层。

可选的，所述牺牲层的顶面高于所述第一介质层的顶面。

可选的，所述牺牲层材料包括抗反射层材料。

可选的，在所述形成牺牲层的步骤之前，还包括：

形成第二保护层，所述第二保护层至少保形覆盖所述第一沟槽和所述源漏掺杂区；

所述至少去除覆盖所述源漏掺杂区的顶面和所述栅极结构的顶面的所述第一保护层的步骤还包括：

去除覆盖所述源漏掺杂区的顶面和所述栅极结构的顶面的所述第二保护层。

可选的，所述第二保护层还覆盖未被刻蚀的所述第一介质层的顶面。