[发明专利]半导体结构及其形成方法

说明书

本发明实施例提供了一种半导体结构及其形成方法，所述半导体结构的形成方法，在完成栅极结构的加工后，还进行支撑层的刻蚀，得到所述剩余支撑层，然后再通过形成覆盖剩余支撑层的第二介质层，形成用于开设第一沟槽的加工平台，由于第一介质层和第二介质层的材料相同，在进行第一沟槽的形成时，可以同时去除源漏掺杂区上方的第一介质层和第二介质层，以及剩余支撑层上方的第二介质层，从而可以使第一沟槽中的部分段的截面尺寸增大，并可以进一步增大在第一沟槽内形成的源漏导电插塞的部分段的截面尺寸，以实现源漏掺杂区的电连接的同时，减小了所述源漏导电插塞的电阻。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件的加工过程中，离子注入掺杂之后，由于注入的离子能量较大，容易导致半导体结构出现晶格缺陷。为了消除部分晶格缺陷，需要对半导体结构进行退火。

现有的HKMG(高介电常数绝缘层+金属栅极)的加工技术中，一般是先形成多晶硅栅极，然后将其中的多晶硅栅极结构替换为高介电常数绝缘层+金属栅极的结构，然而在退火过程中，栅极侧墙容易发生变形，从而导致多晶硅不能完全去除。所以为了防止栅极侧墙发生变形，需要将栅极结构之间的介质层去除，填充支撑层。

然而通过上述加工所得到的半导体器件的接触窗电阻和薄层电阻，从而导致半导体器件性能不佳。

发明内容

本发明实施例解决的技术问题是如何提高半导体器件的性能。

为解决上述问题，本发明实施例提供了一种半导体结构的形成方法，包括：

提供基底，所述基底包括衬底、位于所述衬底上方的栅极结构、位于所述栅极结构两侧的源漏掺杂区、覆盖所述源漏掺杂区的表面的第一介质层以及位于相邻的所述源漏掺杂区之间的支撑层，所述支撑层的顶面高于或等于所述栅极结构的顶面；

刻蚀所述支撑层，得到剩余支撑层，所述剩余支撑层的顶面低于所述栅极结构的顶面；

形成第二介质层，所述第二介质层至少覆盖所述剩余支撑层，且所述第二介质层的顶面至少与所述第一介质层的顶面齐平，所述第二介质层的材料与所述第一介质层的材料相同；

至少去除所述源漏掺杂区的顶面的上方的所述第一介质层和所述第二介质层，以及所述剩余支撑层上方的所述第二介质层，暴露所述源漏掺杂区，形成第一沟槽；

填充所述第一沟槽，形成与所述源漏掺杂区电连接的源漏导电插塞。

可选的，所述半导体结构的形成方法，还包括：

形成第二沟槽，所述第二沟槽暴露位于相邻的所述源漏掺杂区之间的所述衬底；

填充所述第二沟槽，形成与所述衬底电连接的衬底导电插塞。

可选的，所述剩余支撑层的顶面低于所述源漏掺杂区的顶面，或所述剩余支撑层的顶面与所述源漏掺杂区的顶面平齐。

可选的，所述形成第二介质层的步骤包括：

形成第二介质材料层，所述第二介质材料层覆盖所述剩余支撑层和所述栅极结构；

平坦化所述第二介质材料层，形成第二介质层，所述第二介质层的顶面与所述栅极结构顶面平齐。

可选的，所述形成第一沟槽的步骤之前还包括；

形成隔离层，所述隔离层覆盖所述第二介质层。

可选的，所述形成隔离层步骤之后，所述形成第一沟槽的步骤之前还包括：

形成第三介质层，所述第三介质层覆盖所述隔离层。

可选的，所述刻蚀所述支撑层的步骤包括：