[发明专利]存储器器件及其形成方法和存储器单元

说明书

存储器器件包括：存储器单元阵列，具有以行和列布置的多个存储器单元，存储器单元的每行与字线相关联，存储器单元的每列与位线和源极线相关联。每个存储器单元包括：存储器件，耦接至位线，存储器件响应于位线处的位线信号在第一电阻状态和第二电阻状态之间是可选择的；以及选择器件，与存储器件串联连接并且耦接至源极线，选择器件配置为响应于字线处的字线信号提供至存储器件的访问。存储器器件还包括：字线驱动器和位线驱动器。第一数量的源极线并联连接。本申请的实施例还涉及形成存储器器件的方法和存储器单元。

技术领域

本申请的实施例涉及存储器器件及其形成方法和存储器单元。

背景技术

存储器器件用于在半导体器件和系统中存储信息。非易失性存储器器件即使在断电后也能够保留数据。非易失性存储器器件的实例包括闪存、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)和相变存储器(PCM)。MRAM、RRAM、FRAM和PCM有时称为新兴存储器器件。

发明内容

本申请的一些实施例提供了一种存储器器件，包括：存储器单元阵列，具有以多个行和多个列布置的多个存储器单元，存储器单元的每行与字线相关联，存储器单元的每列与位线和源极线相关联，其中，每个存储器单元包括：存储器件，耦接至所述位线，所述存储器件响应于所述位线处的位线信号在第一电阻状态和第二电阻状态之间是可选择的；以及选择器件，与所述存储器器件串联连接并且耦接至所述源极线，所述选择器件配置为响应于所述字线处的字线信号提供至所述存储器器件的访问；字线驱动器，耦接至所述字线并且配置为生成所述字线信号；位线驱动器，耦接至所述位线并且配置为生成所述位线信号；其中，第一数量的所述源极线并联连接。

本申请的另一些实施例提供了一种形成存储器器件的方法，包括：提供以多个行和多个列布置的多个存储器单元，每个存储器单元具有串联连接的存储器器件和选择器件；提供多个字线，每个字线对应于所述多个行中的一个；提供多个位线，每个位线对应于所述多个列中的一个；提供多个源极线，每个源极线对应于所述多个列中的一个；以及并联连接所述第一数量的多个源极线。

本申请的又一些实施例提供了一种存储器单元，包括：存储器器件，响应于位线信号在第一电阻状态和第二电阻状态之间是可选择的；以及晶体管，与所述存储器器件串联连接，所述晶体管配置为响应于位于所述晶体管的栅极处的字线信号提供至所述存储器器件的访问；以及多个源极线，连接至所述晶体管，其中，所述多个源极线彼此并联连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。另外，附图示出为本发明的实施例的实例，而不旨在限制本发明。

图1是示出根据一些实施例的示例性存储器器件的框图。

图2是示出根据一些实施例的图1的存储器单元的截面图。

图3是示出根据一些实施例的用于确定要并联连接的源极线金属轨道的数量的方法的流程图。

图4是示出根据一些实施例的并联连接的源极线金属轨道的结构图。

图5是示出根据一些实施例的并联连接的源极线金属轨道的结构图。

图6是示出根据一些实施例的并联连接的源极线金属轨道的结构图。

图7是示出根据一些实施例的并联连接的源极线金属轨道的结构图。

图8是示出根据一些实施例的方法的流程图。

具体实施方式