[发明专利]用于形成半导体器件和系统的沉积工艺

权利要求书

1.一种用于形成半导体器件的方法，包括：

将半导体衬底置于沉积室中，其中，所述半导体衬底包括沟槽；以及

执行原子层沉积(ALD)工艺以在所述沟槽内沉积电介质材料，包括：

使所述电介质材料的第一前体作为气相流入所述沉积室；

使所述电介质材料的第二前体作为气相流入所述沉积室；以及

控制所述沉积室内的压力和温度，使得所述第二前体作为所述第二前体的液相凝聚在所述沟槽内的表面上，其中，所述第二前体的所述液相具有毛细现象。

2.根据权利要求1所述的方法，其中，所述第二前体的所述液相在所述沟槽内靠近所述沟槽的底部的表面上比在所述沟槽内靠近所述沟槽的顶部的表面上形成更厚的层。

3.根据权利要求1所述的方法，其中，所述电介质材料的所述第一前体作为所述第一前体的液相凝聚在所述沟槽内的表面上，并且其中，所述第一前体的液相具有毛细现象。

4.根据权利要求1所述的方法，其中，所述电介质材料填充所述沟槽，并且其中，所述电介质材料填充所述沟槽是无接缝的。

5.根据权利要求1所述的方法，其中，所述电介质材料是氧化铝。

6.根据权利要求1所述的方法，其中，所述第一前体是三甲基铝(TMA)。

7.根据权利要求1所述的方法，其中，所述第二前体是水。

8.根据权利要求7所述的方法，其中，当使所述第二前体流入所述沉积室时，所述沉积室内的压力被控制在0.5Torr至50Torr之间，并且其中，所述沉积室内的温度被控制在30℃至300℃之间。

9.一种用于形成半导体器件的方法，包括：

形成在衬底中包括沟槽的半导体结构；以及

利用使用工艺室执行的原子层沉积(ALD)工艺而在所述沟槽内沉积电介质材料，其中，所述ALD工艺包括ALD循环，所述ALD循环包括：

将所述半导体结构暴露于第一前体；以及

将所述半导体结构暴露于第二前体，其中，所述第二前体作为具有毛细现象的液体凝聚在所述半导体结构的表面上；

其中，所述电介质材料自所述沟槽的底表面起的竖直沉积速率大于所述电介质材料自所述沟槽的侧壁起的横向沉积速率。

10.一种半导体器件，包括：

鳍，所述鳍从衬底突出；

隔离区域，所述隔离区域围绕所述鳍；

栅极堆叠，所述栅极堆叠位于所述鳍之上；

源极/漏极区域，所述源极/漏极区域在所述鳍中与所述栅极堆叠相邻；

层间电介质(ILD)，所述ILD位于所述源极/漏极区域之上，其中，所述栅极堆叠的顶表面从所述ILD的顶表面凹陷；

硬掩模，所述硬掩模覆盖所述栅极堆叠，其中，所述硬掩模的顶表面与所述ILD的顶表面平齐，其中，所述硬掩模没有接缝，其中，所述硬掩模具有在1:3至1:25之间的范围内的高度：宽度纵横比；并且其中，所述硬掩模包含金属氧化物；以及

导电特征，所述导电特征延伸穿过所述硬掩模以与所述栅极堆叠接触。