[发明专利]一种3dB带宽与相位裕度可调的运放补偿电路在审
| 申请号： | 202011199579.0 | 申请日： | 2020-11-02 |
| 公开（公告）号： | CN112367054A | 公开（公告）日： | 2021-02-12 |
| 发明（设计）人： | 陈后鹏;郭家树;雷宇;沈洁;宋志棠 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H03F1/42 | 分类号： | H03F1/42;G06F30/36 |
| 代理公司： | 上海泰能知识产权代理事务所(普通合伙) 31233 | 代理人： | 钱文斌;黄志达 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 db 带宽 相位 可调 补偿 电路 | ||
1.一种3dB带宽与相位裕度可调的运放补偿电路，其特征在于，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。
2.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述晶体管衬底电平产生电路包括带隙基准源、运算放大单元和PMOS管；所述带隙基准源的输出端与运算放大单元的反相输入端相接；所述运算放大单元的正相输入端与所述PMOS管的漏端相接，输出端与所述PMOS管的栅端相接；所述PMOS管的的漏端还连接有依次串联的若干个电阻，每个电阻均配置一个信号输出端。
3.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述多路选择器电路为由十四个传输门和七个反相器构成的八路选择器电路。
4.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述晶体管电容电路包括一个NMOS管，所述NMOS管的栅端接所述运算放大器的输出端，源端接所述多路选择器电路的输出端，漏端与源端相接，衬底端与源端相接。
5.根据权利要求1所述的3dB带宽与相位裕度可调的运放补偿电路，其特征在于，所述晶体管衬底电平产生电路产生若干路依次降低的晶体管电容衬底电压信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011199579.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种大幅面工件三维数据提取方法及系统
- 下一篇：一种带有锁定机构的输送系统
