[发明专利]一种3dB带宽与相位裕度可调的运放补偿电路

说明书

本发明涉及一种3dB带宽与相位裕度可调的运放补偿电路，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。

技术领域

本发明涉及电路设计领域，特别是涉及一种3dB带宽与相位裕度可调的运放补偿电路。

背景技术

运算放大器是模拟集成电路中非常重要的电路，是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。而运放的3dB带宽与相位裕度是运放设计时的重要参数。3dB带宽表示了运放对交流信号的处理能力与高频信号的响应速度。相位裕度的大小决定了运放是否能稳定工作。在传统的输出极点为主极点的运算放大器补偿电路设计中，在输出端增加电容可以使主极点向原点推移从而提高相位裕度。这种方法在提高相位裕度的同时减小了3dB带宽。而运放设计完成之后，相应指标例如3dB带宽与相位裕度均不能改变，使运放应用范围受限。

发明内容

本发明所要解决的技术问题是提供一种3dB带宽与相位裕度可调的运放补偿电路，可实现较大范围内的3dB带宽调节和相位裕度调节。

本发明解决其技术问题所采用的技术方案是：提供一种3dB带宽与相位裕度可调的运放补偿电路，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。

所述晶体管衬底电平产生电路包括带隙基准源、运算放大单元和PMOS管；所述带隙基准源的输出端与运算放大单元的反相输入端相接；所述运算放大单元的正相输入端与所述PMOS管的漏端相接，输出端与所述PMOS管的栅端相接；所述PMOS管的的漏端还连接有依次串联的若干个电阻，每个电阻均配置一个信号输出端。

所述多路选择器电路为由十四个传输门和七个反相器构成的八路选择器电路。

所述晶体管电容电路包括一个NMOS管，所述NMOS管的栅端接所述运算放大器的输出端，源端接所述多路选择器电路的输出端，漏端与源端相接，衬底端与源端相接。

所述晶体管衬底电平产生电路产生若干路依次降低的晶体管电容衬底电压信号。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明可在运放设计完成后通过编程调节3dB带宽与相位裕度，使得运放可以在不同条件下使用，在不重新设计运放的条件下提高了运放的应用范围。

附图说明

图1为本发明实施方式的3dB带宽与相位裕度可调的运放补偿电路图。

图2为本发明实施方式中晶体管电容随栅衬电压变化的曲线图。

图3为本发明实施方式中晶体管衬底电平产生电路的电路图。

图4为本发明实施方式中多路选择器电路的电路图。

图5为本发明实施方式中配置信号为000时的运放交流仿真曲线图。

图6为本发明实施方式中配置信号为111时的运放交流仿真曲线图。

具体实施方式