[发明专利]NOR flash单元制造方法

说明书

本发明公开了一种NOR flash单元制造方法，包括：在半导体衬底上形成第二导电类型掺杂阱区和栅；沉积氮化硅在栅两侧形成部分第一氮化硅侧墙，沉积氧化硅在所述部分第一氮化硅侧墙两侧形成第一氧化硅侧墙；第一氧化硅侧墙以及部分第一氮化硅侧墙形貌修整；沉积氮化硅覆盖栅和阱区，沉积氧化硅并进行形貌修整形成完整的第一氮化硅侧墙，并在完整的第一氮化硅侧墙两侧沉积形貌修整形成第二氧化硅侧墙，沉积氮化硅并进行形貌修整形成第二氮化硅侧墙；源漏第一导电类型离子注入和高温热退火；源漏第二导电类型离子注入；去除第二氮化硅侧墙，形成第一难熔硅化物掩蔽层；源漏第二导电类型高温热退火，形成第二难熔硅化物掩蔽层；接触孔刻蚀阻挡层形成。

技术领域

本发明涉及集成电路生产制造领域，特别是涉及一种，特别是涉及一种NOR(或非型)flash(闪存)制造方法。

背景技术

闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。随着工艺节点提高的必然趋势，缩小NOR flash单元的各位(Bit)的器件单元结构(Cell)的尺寸势在必行。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也督促闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，降低的闪存单元的有源区宽度和沟道的长度，都会使闪存单元的性能受到影响。

现有技术节点对于常规的NOR flash继续进行缩减的方法主要是利用工艺的优化来弥补尺寸的缩减如图1、图2所示。目前从65NOR到55NOR，工艺上一般是利用氮化硅的侧墙进行源漏极的离子注入后，然后用湿法将其完全去除，然后进行难熔硅化物掩蔽层氧化硅去除，这其中将会导致底部氧化硅的损伤，在后续的具有应力的接触空可是阻挡层的氮化硅的形成中，将会有应力对于栅极与漏极以及栅极与源极的重叠区域的影响。如图3所示，重叠区域附近的应力比中心区域强，导致这些区域的电子陷阱密度，以及硅的带隙宽度都有一定的影响，从而影响高温下的数据保持能力如图4所示。

发明内容

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种能改善底部氧化硅栅极与漏极以及栅极与源极的重叠区域的应力分布，提高闪存单元的高温下数据保持能力的NOR flash单元制造方法。

为解决上述技术问题，本发明提供的NOR flash单元制造方法，包括以下步骤：

S1，在半导体衬底上形成第二导电类型掺杂的阱区，在阱区上形成栅；

S2，沉积氮化硅并进行形貌修整在栅两侧形成部分第一氮化硅侧墙，沉积氧化硅并进行形貌修整在所述部分第一氮化硅侧墙两侧形成第一氧化硅侧墙；

S3,第一氧化硅侧墙以及部分第一氮化硅侧墙形貌修整；

S4，沉积氮化硅覆盖栅和阱区，沉积氧化硅并进行形貌修整形成完整的第一氮化硅侧墙，并在完整的第一氮化硅侧墙两侧沉积形貌修整形成第二氧化硅侧墙，沉积氮化硅并进行形貌修整形成第二氮化硅侧墙；

S5，源漏第一导电类型离子注入和高温热退火；

S6，源漏第二导电类型离子注入；

S7，去除第二氮化硅侧墙，形成第一难熔硅化物掩蔽层；

S8，源漏第二导电类型高温热退火，形成第二难熔硅化物掩蔽层；

S9，接触孔刻蚀阻挡层形成。