[发明专利]LDMOS器件及工艺方法

说明书

本发明公开了一种LDMOS器件，将漂移区和RESURF注入、体区注入放置在第一次栅极多晶硅刻蚀之后，利用多晶硅和栅介质层的阻挡作用，使得高能量的漂移区和低能量的漂移区注入在器件的整个漂移区形成横向上的非均匀分布，同时使得低能量的漂移区注入不进入到体区。通过以上的结构，可以使得器件的靠近源端的由体区和漂移区形成的结的掺杂分布更缓变，且同时保证器件的靠近漏端的漂移区掺杂浓度而使得器件的导通电阻不受影响，因此可以降低器件的衬底电流，改善器件的HCI效应。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种LDMOS器件。本发明还涉及所述LDMOS器件的工艺方法。

背景技术

DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS(Lateral Double-diffused MOSFET，横向双扩散场效应晶体管)器件中，导通电阻R_DSon是一个重要的指标。在BCD(Bipolar-CMOS-DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV(BreakdownVoltage)和低特征导通电阻Rsp(Specific on-Resistance)之间存在矛盾/折中，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低Rsp以提高产品的竞争力。

现有的一种LDMOS结构中，如图1所示，以N型LDMOS器件为例，图中在P型衬底或者外延层101中具有P型体区107，以及LDMOS器件的漂移区及RESURF层105，漂移区及RESURF层105上方具有场板介质层119,119右侧为LDMOS的漏端109，体区109中具有体区的重掺杂引出区110以及与其抵靠的LDMOS器件的源区。

图中漂移区以及RESURF层105的注入形成是在场板介质层结构119形成之后、栅极结构104之前进行的，因此进行漂移区注入时，会形成靠近源极端浓，而靠近漏极端109淡的漂移区分布，这种分布不利于107与105形成缓变结，因此不利于改善器件的HCI(热载流子注入)效应。

发明内容

本发明所要解决的技术问题是提供一种LDMOS器件，具有较低的衬底电流，并改善器件的HCI效应。

本发明所要解决的另一技术问题在于提供所述LDMOS器件的工艺方法。

为解决上述问题，本发明所述的一种LDMOS器件，在第一导电类型的衬底中具有浅槽隔离结构，所述浅槽隔离结构之间形成所述LDMOS器件的各组成结构；

所述的浅槽隔离结构所隔离出来的区域内，整体形成为第二导电类型的高能量漂移区；所述隔离出来的区域的中心区域为所述LDMOS器件的第一导电类型的体区；整个器件以中心点左右对称；

所述的体区中，包含有所述LDMOS器件的源区，所述源区为重掺杂的第二导电类型的注入区；所述体区中还具有重掺杂的第一导电类型的注入区作为体区引出区；所述源区位于体区引出区的两侧，与所述体区的引出区横向上抵靠接触；

在所述体区的两侧，与浅槽隔离结构之间的衬底中，还具有第二导电类型的第二漂移区；所述第二漂移区的注入深度小于漂移区，所述第二漂移区与体区之间间隔一段衬底；

所述第二漂移区中还具有重掺杂的第二导电类型的注入区，作为所述LDMOS器件的漏区；所述漏区远离体区，与浅槽隔离结构抵靠接触；

所述第二漂移区与源区之间的衬底表面具有所述LDMOS器件的栅极结构，所述栅极结构包括：位于衬底之上与衬底接触的栅介质层、栅介质层上的多晶硅栅极，以及位于栅介质层及多晶硅栅极两侧的栅极侧墙；