[发明专利]一种系统同步方法在审
申请号: | 202011202770.6 | 申请日: | 2020-11-02 |
公开(公告)号: | CN112291029A | 公开(公告)日: | 2021-01-29 |
发明(设计)人: | 彭志辉;王世晨;余心舒;于成康 | 申请(专利权)人: | 温州大学 |
主分类号: | H04J3/06 | 分类号: | H04J3/06;H04L12/40 |
代理公司: | 杭州万合知识产权代理事务所(特殊普通合伙) 33294 | 代理人: | 余冬 |
地址: | 325006 浙江省温州市瓯海经济*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 系统 同步 方法 | ||
1.一种系统同步方法,其特征在于,通过同步总线将若干个装置的同步模块连接在一起,所述同步模块包括信号发生模块、开关控制模块、同步总线侦听模块和开关S1;信号发生模块的信号输出端连接开关S1的一端,信号发生模块的定时溢出段连接用于控制开关S1的开关控制模块,开关控制模块连接同步总线侦听模块,开关S1的另一端与信号发生模块、同步总线侦听模块连接。
2.根据权利要求1所述的系统同步方法,其特征在于,所述同步模块包括:
信号发生模块,其输入与电源Power相连,输出信号PWMi与开关S1的输入相连,定时溢出信号OV_i与开关控制模块的使能En相连;
开关S1,其输入与PWMi相连,输出与同步总线相连,由开关控制模块Ctli控制,起到PWMi接通或断开同步总线的功能;
开关控制模块,其使能端En与信号发生模块的OV_i相连,锁死端Lock与同步总线相连,复位端Rst与同步总线侦听模块的Reset相连,输出Ctli与开关S1相连;
同步总线侦听模块,其输入与同步总线相连,输出Reset与开关控制模块的Rst相连,同步总线侦听模块用于监测同步总线的信号丢失时间是否超出设定时间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于温州大学,未经温州大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011202770.6/1.html,转载请声明来源钻瓜专利网。