[发明专利]一种根据T拓扑走线阻抗平衡过孔不等长的方法

说明书

本发明提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，包括：根据分支点划分T拓扑走线的短过孔分支和长过孔分支；列举短过孔分支和长过孔分支的阻抗分布方式；实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；根据阻抗要求改变短过孔分支和长过孔分支的走线线宽。本发明通过仿真扫描获取最优化过孔不等长分支传输线补偿阻抗值，可以在不增加走线层面及PCB成本的条件下有效提升信号质量。

技术领域

本发明属于PCB技术领域，具体涉及一种根据T拓扑走线阻抗平衡过孔不等长的方法。

背景技术

现代社会对数据的需求量越来越大，同时对速率的要求也逐渐攀升，信息承载介质的电子产品之中，往往以内存作为与CPU进行数据传输的重要器件，所以内存速率的高低直接影响到了系统的性能。但是在实际过程中经常由于空间、成本及工艺等设计因素的限制，无法按照理想的拓扑进行布线，从而导致内存出现降速现象。所以通过寄生参数及阻抗调整等手段，在非理想拓扑下找出优化的走线拓扑对提升内存速率尤为重要。

现有一拖四拓扑的内存布线设计方案，通常是按两个完美的T拓扑进行布线，通过物理长度等长管控来保证每个T拓扑分支的等长。其中把过孔长度差按照传输线长度进行等比例补偿，以实现全链路物理长度等长。

现有技术存在以下缺陷：（1）过孔和传输线的寄生参数的差异对延时的表现上差异较大，物理等长管控方法没有考虑到上述情况；（2）只有在保证过孔长度相等的理想情况下该方法才可以有效保证信号品质，但是对于部分设计中，由于走线空间或者成本工艺限制，无法保证过孔的等长，由于走线拓扑不平衡会导致负反射劣化信号质量，通过增加层面的方式可以解决该问题，但是又会造成PCB成本增加，使设计产品失去市场竞争力。

发明内容

针对现有技术的上述不足，本发明提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，以解决上述技术问题。

第一方面，本发明提供一种根据T拓扑走线阻抗平衡过孔不等长的方法，包括：

根据分支点划分T拓扑走线的短过孔分支和长过孔分支；

列举短过孔分支和长过孔分支的阻抗分布方式；

实施所述阻抗分布方式，并对分支点进行阻抗扫描仿真对比得到阻抗要求；

根据阻抗要求改变短过孔分支和长过孔分支的走线线宽。

进一步的，所述方法还包括：

对分支点阻抗进行步进扫描，对比不同阻抗下波形结，获取最优化阻抗值。

进一步的，所述方法还包括：

通过仿真软件查看改变后的信号水平；

并检测闪存提升速率。

进一步的，所述阻抗分布方式包括：

短过孔分支和长过孔分支等阻抗分布；

长过孔分支选择低阻抗，短过孔分支选择高阻抗；

长过孔分支选择高阻抗，短过孔分支选择低阻抗。

进一步的，经扫描仿真对比得到的阻抗要求为：阻抗要求长过孔分支选择低阻抗，短过孔分支选择高阻抗。

进一步的，所述方法还包括：获取阻抗与走线线宽的映射信息。

第二方面，本发明提供一种PCB板，包括：两层软板、十层硬板以及一拖四拓扑多分支走线，所述两层软板设置在于叠层中间位置；每层软板仅供穿越软板方向的信号走线；所述一拖四拓扑多分支走线包括：一条主走线和四条从走线，所述中间层面仅供所述主走线设置在软板，所述从走线设置在非中间层面；所述四条从走线的线宽满足阻抗要求。

本发明的有益效果在于，