[发明专利]制备栅氧化层的方法在审
| 申请号： | 202011215525.9 | 申请日： | 2020-11-04 |
| 公开（公告）号： | CN112382612A | 公开（公告）日： | 2021-02-19 |
| 发明（设计）人： | 沈耀庭;周春 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 张彦敏 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 制备 氧化 方法 | ||
1.一种制备栅氧化层的方法，其特征在于，包括：
S1：提供一半导体衬底，半导体衬底包括第一器件区域和第二器件区域，其中第一器件区域与第二器件区域上形成的半导体器件需要不同厚度的栅氧化层；
S2：在第一器件区域进行阱离子注入形成第一阱区，在第二器件区域进行阱离子注入形成第二阱区；
S3：在第二阱区进行氮离子注入工艺；
S4：进行退火工艺激活第一阱区和第二阱区内注入的离子；以及
S5：进行一步栅氧化层生长工艺，则在第一阱区上形成的栅氧化层的厚度大于在第二阱区上形成的栅氧化层的厚度。
2.根据权利要求1所述的制备栅氧化层的方法，其特征在于，第一器件区域与第二器件区域之间形成有浅沟槽隔离结构，沟槽隔离结构将第一器件区域与第二器件区域隔开。
3.根据权利要求1所述的制备栅氧化层的方法，其特征在于，半导体衬底还包括第三器件区域，其中第一器件区域、第二器件区域与第三器件区域上形成的半导体器件均需要不同厚度的栅氧化层，第一器件区域、第二器件区域与第三器件区域之间均形成有浅沟槽隔离结构，浅沟槽隔离结构将第一器件区域、第二器件区域与第三器件区域彼此隔开。
4.根据权利要求3所述的制备栅氧化层的方法，其特征在于，步骤S2还在第三器件区域进行阱离子注入形成第三阱区。
5.根据权利要求4所述的制备栅氧化层的方法，其特征在于，步骤S3中还在第三阱区进行氮离子注入工艺，其中在第二阱区进行的氮离子注入工艺形成的氮离子注入程度大于在第三阱区进行的氮离子注入工艺形成的氮离子注入程度。
6.根据权利要求1或5任一项所述的制备栅氧化层的方法，其特征在于，氮离子注入工艺的氮离子注入深度为50埃米至100埃米之间。
7.根据权利要求5所述的制备栅氧化层的方法，其特征在于，步骤S4还同时对第三阱区进行退火工艺以激活第三阱区内注入的离子。
8.根据权利要求1所述的制备栅氧化层的方法，其特征在于，半导体衬底上形成有逻辑电路，其中在第一器件区域上形成逻辑电路的输入输出器件，在第二器件区域上形成逻辑电路的核心器件。
9.根据权利要求8所述的制备栅氧化层的方法，其特征在于，第一阱区上形成的栅氧化层为输入输出器件的栅氧化层，第二阱区上形成的栅氧化层为核心器件的栅氧化层。
10.根据权利要求1所述的制备栅氧化层的方法，其特征在于，步骤S3中对第二阱区进行的氮离子注入工艺为氮离子注入剂量为1E13～3E15，角度为0度～45度，旋转次数为4次～16次。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011215525.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
