[发明专利]制备栅氧化层的方法

说明书

本发明涉及制备栅氧化层的方法，涉及半导体集成电路制造技术，包括提供一半导体衬底，半导体衬底包括第一器件区域和第二器件区域，其中第一器件区域与第二器件区域上形成的半导体器件需要不同厚度的栅氧化层；在第一器件区域进行阱离子注入形成第一阱区，在第二器件区域进行阱离子注入形成第二阱区；在第二阱区进行氮离子注入工艺；进行退火工艺激活第一阱区和第二阱区内注入的离子；以及进行一步栅氧化层生长工艺，则在第一阱区上形成的栅氧化层的厚度大于在第二阱区上形成的栅氧化层的厚度，可使通过一步栅氧化层生长工艺形成不同厚度的栅氧化层。

技术领域

本发明涉及半导体集成电路制造技术，尤其涉及一种制备栅氧化层的方法。

背景技术

对于半导体器件，有时不同区域需要不同厚度的栅氧。目前对于不同区域的栅氧工艺，通常都是分步生长，先生长较厚的栅氧层，之后用遮罩盖住厚氧区域，去除薄氧区域的氧化层，之后再生长薄氧栅。如果有更多的不同栅氧厚度的区域，会有更多的遮罩与制程。并且在去除之前生长的氧化层时会消耗原本基底上的硅，会影响之前浅掺杂的离子注入剂量。

对于逻辑电路，其对于栅氧层有(I/O区)与核心区(Core区)，分别为不同的栅氧厚度，在制备中需要先制备输入输出器件区的厚氧栅，之后盖遮罩去除核心区的氧化层，再生长核心区的薄氧化层，步骤较为繁琐，且在生长输入输出器件区的厚栅氧时会消耗核心区的掺杂硅，并清洗之后会影响之前为了调整VT进行的离子注入。如何有效地减少制程步骤，降低遮罩预算，成为技术难点。

发明内容

本发明在于提供一种制备栅氧化层的方法，包括：S1：提供一半导体衬底，半导体衬底包括第一器件区域和第二器件区域，其中第一器件区域与第二器件区域上形成的半导体器件需要不同厚度的栅氧化层；S2：在第一器件区域进行阱离子注入形成第一阱区，在第二器件区域进行阱离子注入形成第二阱区；S3：在第二阱区进行氮离子注入工艺；S4：进行退火工艺激活第一阱区和第二阱区内注入的离子；以及S5：进行一步栅氧化层生长工艺，则在第一阱区上形成的栅氧化层的厚度大于在第二阱区上形成的栅氧化层的厚度。

更进一步的，第一器件区域与第二器件区域之间形成有浅沟槽隔离结构，沟槽隔离结构将第一器件区域与第二器件区域隔开。

更进一步的，半导体衬底还包括第三器件区域，其中第一器件区域、第二器件区域与第三器件区域上形成的半导体器件均需要不同厚度的栅氧化层，第一器件区域、第二器件区域与第三器件区域之间均形成有浅沟槽隔离结构，浅沟槽隔离结构将第一器件区域、第二器件区域与第三器件区域彼此隔开。

更进一步的，，步骤S2还在第三器件区域进行阱离子注入形成第三阱区。

更进一步的，步骤S3中还在第三阱区进行氮离子注入工艺，其中在第二阱区进行的氮离子注入工艺形成的氮离子注入程度大于在第三阱区进行的氮离子注入工艺形成的氮离子注入程度。

更进一步的，氮离子注入工艺的氮离子注入深度为50埃米至100埃米之间。

更进一步的，步骤S4还同时对第三阱区进行退火工艺以激活第三阱区内注入的离子。

更进一步的，半导体衬底上形成有逻辑电路，其中在第一器件区域上形成逻辑电路的输入输出器件，在第二器件区域上形成逻辑电路的核心器件。

更进一步的，第一阱区上形成的栅氧化层为输入输出器件的栅氧化层，第二阱区上形成的栅氧化层为核心器件的栅氧化层。

更进一步的，步骤S3中对第二阱区进行的氮离子注入工艺为氮离子注入剂量为1E13～3E15，角度为0度～45度，旋转次数为4次～16次。

附图说明

图1至图5为本发明一实施例的制备栅氧化层过程中的器件示意图。

具体实施方式