[发明专利]一种半导体外延结构及其制备方法

说明书

本发明公开一种半导体外延结构及其制备方法，所述制备方法包括以下步骤：在衬底上形成牺牲氧化层；以牺牲氧化层为阻挡层，对衬底进行离子注入，获得第一半导体结构；将多个第一半导体结构分为第一组单元和第二组单元，第一组单元与所述第二组单元间隔穿插设置，且相邻所述第一组单元的第一半导体结构与所述第二组单元的第一半导体结构的所述外延所在侧相对设置；采用湿法刻蚀同时对第一组单元和第二组单元的所述第一半导体结构进行刻蚀，去除部分牺牲氧化层；在剩余牺牲氧化层表面形成栅极氧化层；在栅极氧化层上形成栅极层，获得半导体外延结构。本发明解决了由于栅极氧化层厚度不均匀而导致的产品良率降低的问题。

技术领域

本发明属于半导体技术领域，特别是涉及一种半导体外延结构及其制备方法。

背景技术

随着半导体集成电路的迅速发展及关键尺寸按比例缩小，其制造工艺也变得越发复杂。目前先进的集成电路制造工艺一般都包含数百个工艺步骤，只要其中的一个步骤出现问题，就会引起整个半导体集成电路芯片的缺陷发生，严重的还可能导致整个芯片的失效。

在现有的半导体外延制备过程中，对衬底的离子注入，使得原有的阻挡层表面受到破坏，虽然存在通过湿法刻蚀将离子注入阻挡层的破坏层去除这一步骤，但往往也无法达到彻底清除阻挡层的效果，又由于湿法刻蚀过程中对阻挡层的刻蚀深度不够，使得在此基础上生长的栅极氧化层厚度存在不均匀，导致最终获得的半导体外延结构缺陷率高，特别是使得半导体结构边缘处漏电严重。

发明内容

本发明的目的在于提供一种半导体外延结构及其制备方法，解决了由于栅极氧化层厚度不均匀而导致的产品良率降低的问题。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种半导体外延结构的制备方法，其包括以下步骤：

提供衬底；

在所述衬底上形成牺牲氧化层；

以所述牺牲氧化层为阻挡层，对所述衬底进行离子注入，获得第一半导体结构；

将多个所述第一半导体结构分为第一组单元和第二组单元，所述第一组单元的第一半导体结构与所述第二组单元的第一半导体结构间隔穿插设置，且相邻所述第一组单元的第一半导体结构与所述第二组单元的第一半导体结构的所述外延所在侧相对设置；

采用湿法刻蚀同时对第一组单元和第二组单元所述第一半导体结构进行刻蚀，去除部分所述牺牲氧化层；

在剩余所述牺牲氧化层表面形成栅极氧化层；

在所述栅极氧化层上形成栅极层，获得所述半导体外延结构。

在本发明的一个实施例中，剩余所述牺牲氧化层的厚度小于等于4.5Å。

在本发明的一个实施例中，所述第一组单元的第一半导体结构与所述第二组单元的第一半导体结构数量相等。

在本发明的一个实施例中，所述栅极氧化层的厚度大于所述剩余所述牺牲氧化层的厚度。

在本发明的一个实施例中，采用氢氟酸或热磷酸进行所述湿法刻蚀工艺去除所述牺牲氧化层。

在本发明的一个实施例中，采用原位蒸汽合成法于所述衬底表面生长所述牺牲氧化层。

在本发明的一个实施例中，所述原位蒸汽合成法采用氢气和氧气。

在本发明的一个实施例中，所述牺牲氧化层为氧化硅层。

在本发明的一个实施例中，所述栅极氧化层、剩余牺牲氧化层与衬底之间设有隔离结构。

在本发明的一个实施例中，所述制备方法还包括：刻蚀所述衬底形成第一沟槽，在所述第一沟槽的底面及侧壁上形成第一氧化层，填充所述第一沟槽形成所述隔离结构。