[发明专利]一种应用于存内计算的位单元及存算阵列装置

权利要求书

1.一种应用于存内计算的位单元，其特征在于，所述位单元包括：

四管存储单元和用于将激活信号与四管存储单元输出的权值进行累积加操作的外围存算电路；

所述四管存储单元的权值输出端与所述四管存储单元的权值输入端连接，所述四管存储单元的反权值输出端与所述四管存储单元的反权值输入端连接；

所述四管存储单元的字线控制端与字线连接，所述四管存储单元的位线控制端与位线连接，所述四管存储单元的反位线控制端与反位线连接；

所述外围存算电路的第一激活信号输入端与第一激活信号线连接，所述外围存算电路的第一反激活信号输入端与第一反激活信号线连接；

所述外围存算电路的第二激活信号输入端与第二激活信号线连接，所述外围存算电路的第二反激活信号输入端与第二反激活信号线连接；

所述外围存算电路的信号输出端与信号输出线连接;

所述外围存算电路，包括电容C1、电容C2、晶体管T5、晶体管T6、晶体管T7和晶体管T8；晶体管T5的输入端与第一激活信号线MWL_a连接，晶体管T6的输入端与第一反激活信号线MWLB_a连接；晶体管T5的输出端、晶体管T6的输出端和电容C1的一端共点连接；晶体管T7的输入端与第二激活信号线MWL_b连接，晶体管T8的输入端与第二反激活信号线MWLB_b连接；晶体管T7的输出端、晶体管T8的输出端和电容C2的一端共点连接；电容C1的另一端和电容C2的另一端连接后与信号输出线连接；晶体管T5的控制端和晶体管T7的控制端均与所述四管存储单元的权值输出端连接；晶体管T6的控制端和晶体管T8的控制端均与所述四管存储单元的反权值输出端连接。

2.根据权利要求1所述的应用于存内计算的位单元，其特征在于，所述四管存储单元包括晶体管T1、晶体管T2、晶体管T3和晶体管T4；

晶体管T1的输入端和晶体管T2的输入端均与电源VDD连接，晶体管T1的输出端与晶体管T2的控制端连接，晶体管T1的控制端与晶体管T2的输出端连接；

晶体管T3的输入端与位线BL连接，晶体管T3的输出端与晶体管T1的输出端连接，晶体管T3的控制端与字线WL连接；

晶体管T4的输入端与反位线BLB连接，晶体管T4的输出端与晶体管T2的输出端连接，晶体管T4的控制端与字线WL连接。