[发明专利]一种节省FPGA RAM资源的脉冲压缩方法在审
申请号: | 202011219891.1 | 申请日: | 2020-11-05 |
公开(公告)号: | CN114442044A | 公开(公告)日: | 2022-05-06 |
发明(设计)人: | 王春蕾;吴金;郑珂 | 申请(专利权)人: | 北京华航无线电测量研究所 |
主分类号: | G01S7/28 | 分类号: | G01S7/28;G06F17/14 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100013 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 节省 fpga ram 资源 脉冲 压缩 方法 | ||
1.一种节省FPGA RAM资源的脉冲压缩方法,其特征在于,所述方法包括:
步骤1、将雷达系统接收的回波输入到FFT IP核中,配置FFT所需的处理点数,选择数据为按bit逆序输出;
步骤2、读取逆序的匹配滤波系数,然后与FFT IP核的输出结果进行复乘;
步骤3、将复乘之后的逆序复乘结果输入到IFFT模块,利用频域抽取的计算方法计算IFFT,得到正序输出的IFFT结果,完成脉冲压缩。
2.如权利要求1所述的一种节省FPGA RAM资源的脉冲压缩方法,其特征在于,步骤3具体步骤如下:
处理点数取2n点的IFFT,计算公式为
其中i=0,1,2,....,N-1N=2n,旋转因子
计算过程一共分为n级,每一级包含3个模块,根据频域抽取的IFFT算法,进行蝶形单元计算、旋转因子相乘以及输入使能控制。
3.如权利要求2所述的一种节省FPGA RAM资源的脉冲压缩方法,其特征在于,蝶形单元计算公式为:
其中,a、b为蝶形上、下两个输入,c、d为上、下两个输出;
旋转因子相乘为计算旋转因子然后与输入数据进行相乘;将每一级的输入分为块,其中m=1,2,3,...,n,然后将每块的数据量2m均分为前后两部分,将前部分输入与1相乘或者通过FIFO进行延时,后部分输入分别与对应的旋转因子相乘,结果即为该模块的输出结果;
输入使能控制是将旋转因子相乘输出的数据按照IFFT计算流图的格式,选择相应的数据输入到蝶形单元进行计算;对第m级IFFT而言,接收的数据X作为b端口输入,而a端口的输入为数据X延时2m-1个时钟周期之后的数据,使能信号是高电平为2m-1个时钟周期的方波信号。
4.如权利要求3所述的一种节省FPGA RAM资源的脉冲压缩方法,其特征在于,在旋转因子相乘时,随着级数的增大,旋转因子的个数增加,将这些旋转因子存储到ROM中再进行调用。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华航无线电测量研究所,未经北京华航无线电测量研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011219891.1/1.html,转载请声明来源钻瓜专利网。