[发明专利]一种节省FPGA RAM资源的脉冲压缩方法

说明书

本发明公开一种节省FPGA RAM资源的脉冲压缩方法，步骤包括，将雷达系统接收的回波输入到FFT IP核中，配置FFT所需的处理点数，选择数据为按bit逆序输出；读取逆序的匹配滤波系数，然后与FFT IP核的输出结果进行复乘；将复乘之后的逆序复乘结果输入到IFFT模块，利用频域抽取的计算方法计算IFFT，得到正序输出的IFFT结果，完成脉冲压缩。本发明通过采用频域抽取的IFFT处理方法，使得IFFT可以做到逆序输入正序输出，解决了FFTIP核只能正序输入的弊端，因此无需再使用额外的RAM资源进行逆序到正序的转换，节省了FPGA所需使用的RAM资源，同时，由于减少了数据转序的过程，也可以提高脉冲压缩算法运行的速率，减少信号处理运行时间，提高雷达的实时性。

技术领域

本发明属于数字信号处理领域，具体涉及一种脉冲压缩的FPGA实现方法。

背景技术

在雷达系统的设计中，为了同时满足探测距离和距离分辨率的要求，需要发射一个展宽脉冲，再对其进行脉冲压缩来实现。在实际雷达信号处理中，脉冲压缩通常选用频域脉冲压缩的方法，在FPGA中进行FFT/IFFT变换与复乘操作。

脉冲压缩实现方案，关键在于对FFT和IFFT的计算，FFT/IFFT传统上是采用FFT IP核来实现，数据只能正序输入，为得到正序的输出结果，需要利用额外的RAM资源进行转换；但随着雷达处理性能的提升，脉冲压缩需要处理的点数越来越多，因此FFT点数越来越大，使用的RAM资源越来越多，信号处理的难度增大。

本文给出一种脉冲压缩方法，对其中的IFFT操作采用基于频域抽取的计算方法，将数据按bit逆序输入来实现IFFT，从而节省RAM资源的使用量。

发明内容

针对上述问题，本发明提供一种节省FPGA RAM资源的脉冲压缩方法。

一种节省FPGA RAM资源的脉冲压缩方法，所述方法包括：

步骤1、将雷达系统接收的回波输入到FFT IP核中，配置FFT所需的处理点数，选择数据为按bit逆序输出；

步骤2、读取逆序的匹配滤波系数，然后与FFT IP核的输出结果进行复乘；

步骤3、将复乘之后的逆序复乘结果输入到IFFT模块，利用频域抽取的计算方法计算IFFT，得到正序输出的IFFT结果，完成脉冲压缩。

进一步地，步骤3具体步骤如下：

处理点数取2ⁿ点的IFFT，计算公式为

其中i＝0,1,2,....,N-1N＝2ⁿ，旋转因子

计算过程一共分为n级，每一级包含3个模块，根据频域抽取的IFFT算法，进行蝶形单元计算、旋转因子相乘以及输入使能控制。

进一步地，蝶形单元计算公式为：

其中，a、b为蝶形上、下两个输入，c、d为上、下两个输出；

旋转因子相乘为计算旋转因子然后与输入数据进行相乘；将每一级的输入分为块，其中m＝1,2,3,...,n，然后将每块的数据量2^m均分为前后两部分，将前部分输入与1相乘或者通过FIFO进行延时，后部分输入分别与对应的旋转因子相乘，结果即为该模块的输出结果；

输入使能控制是将旋转因子相乘输出的数据按照IFFT计算流图的格式，选择相应的数据输入到蝶形单元进行计算；对第m级IFFT而言，接收的数据X作为b端口输入，而a端口的输入为数据X延时2^m-1个时钟周期之后的数据，使能信号是高电平为2^m-1个时钟周期的方波信号。