[发明专利]射频SOI结构及其制备方法

说明书

本发明提供一种射频SOI结构及其制备方法，制备方法包括：提供第一SOI晶圆和第二SOI晶圆，对二者进行处理并键合得到双埋氧隔离SOI结构，制备第一隔离隔离结构、金属接触结构和第二隔离结构，形成射频模块、模拟模块及数字模块，模拟模块与数字模块之间形成有第一隔离结构，射频模块与模拟模块之间以及射频模块与所数字模块之间形成有第一隔离结构和第二隔离结构。本发明利用双埋氧隔离SOI结构，可降低衬底耦合噪声和电路间串扰；可实现射频、模拟和数字电路的集成；利用键合金属和缓冲层制造双埋氧隔离SOI，可实现低温键合，减小杂质污染；中间金属层可灵活进行不同电路的背偏压调节，从而实现不同频率的调制，最大化系统性能。

技术领域

本发明属于射频集成电路领域，特别是涉及一种射频SOI结构及其制备方法。

背景技术

随着片上系统芯片的发展，高频射频（RadioFrequency，RF）、高精度模拟以及高速数字芯片将集成在一块衬底上，以便实现提高性能和降低功耗。

SoC（System On Chip）设计最大的挑战之一是片上子电路模块间的噪声耦合。对于混合信号的芯片来说，共同的衬底和电源线将导致敏感的模拟/RF电路与高频、宽摆幅的数字电路之间产生噪声耦合，从而导致整块芯片性能下降。共享的硅衬底是不可忽视的噪声媒介，主要表现在：1）数字状态的转换会引起下层电压波动，并通过衬底扩散，引起模拟/射频电路敏感结点衬底电压波动；2）高频/高压模拟输出和模拟/射频敏感器件之间串扰也会通过衬底耦合；3）注入衬底的漏电流会引起RF电路的功率损耗。随着晶体管尺寸的缩小，衬底噪声耦合的影响越来越大，严重限制了SoC芯片的时钟频率和精度。

为了解决衬底噪声问题，同时降低衬底电感损耗，高阻绝缘层上硅（Silicon-on-Insulator，SOI）被用来制造射频集成电路。然而，随着电路频率和精度的提升，高阻SOI也难以满足要求。为此，一种埋氧层下富含缺陷的SOI晶圆被提出，旨在促进衬底电流复合减少电路间串扰和衬底噪声。然而，这种富含缺陷的SOI晶圆制造成本高昂，且难以高效解决数字电路、模拟电路和射频电路集成问题。

因此，如何提供一种射频SOI结构以解决现有技术中的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种射频SOI结构及其制备方法，用于解决现有技术中难以有效实现数字电路、模拟电路和射频电路集成等的问题。

为实现上述目的及其他相关目的，本发明提供一种射频SOI结构的制备方法，所述制备方法包括如下步骤：

提供第一SOI晶圆及第二SOI晶圆，所述第一SOI晶圆包括第一底层硅、第一埋氧层、第一顶层硅，所述第二SOI晶圆包括第二底层硅、第二埋氧层、第二顶层硅；

去除所述第一SOI晶圆的第一底层硅，并去除所述第二SOI晶圆的第二顶层硅；

基于显露的所述第一埋氧层和所述第二埋氧层将所述第一SOI晶圆和所述第二SOI晶圆键合，且在所述第一SOI晶圆和所述第二SOI晶圆之间形成中间硅层及金属层；

自键合结构的所述第一顶层硅一侧制备若干个第一隔离结构，所述第一隔离结构至少延伸至所述中间硅层底部；

在所述键合结构中制备若干个金属接触结构，所述金属接触结构自所述第一顶层硅延伸至所述金属层上，并与所述金属层电连接；

在所述第一顶层硅中制备若干个贯穿所述第一顶层硅的第二隔离结构；

在所述第一顶层硅中形成射频模块、模拟模块以及数字模块，其中，所述模拟模块与所述数字模块之间至少形成有所述第一隔离结构，所述射频模块与所述模拟模块之间以及所述射频模块与所述数字模块之间形成有所述第一隔离结构和所述第二隔离结构。