[发明专利]一种pnp触发的ggnmos结构

说明书

本发明涉及集成电路的静电保护技术领域，具体涉及一种pnp触发的ggnmos结构,包括基于动态衬底与衬底触发技术的GGNMOS结构，所述GGNMOS结构为多叉指并联版图结构，所述多叉指并联版图结构中位于中间位置的两个叉指为中央叉指，两个中央叉指的漏极连接在一起，两个中央叉指的漏极中间设置有第一N阱区，所述第一N阱区中依次隔离设置有第二N+注入区、P+注入区和第三N+注入区，所述P+注入区连接IO PAD，所述第二N+注入区和第三N+注入区与连接电源端VDD。本发明解决了传统的GGNMOS由于其固有的触发机制和叉指结构，导致其存在较高的触发电压和非均匀导通的问题。

技术领域

本发明涉及集成电路的静电保护技术领域，具体涉及一种pnp触发的ggnmos结构。

背景技术

随着CMOS工艺的特征尺寸缩小到纳米级，ESD保护电路的设计和实现变得越来越具有挑战性。常用的ESD保护器件有电阻、二极管、双极性晶体管、MOS管、可控硅(SCR)等。由于MOS管与CMOS工艺兼容性好，我们常采用MOS管构造保护电路。CMOS工艺条件下的NMOS管有一个寄的生N-P-N(源极-p型衬底-漏极)晶体管，这个寄生的晶体管开启时能吸收大量的电流。利用这一现象可在较小面积内设计出较高ESD耐压值的保护电路，其中最典型的器件结构就是栅极接地NMOS(GGNMOS，Gate Grounded NMOS)。

GGNMOS结构由于其非活性放电机制和与CMOS工艺兼容而被广泛应用于片上ESD保护。然而，传统的GGNMOS由于其固有的触发机制和多指交叉并联结构，这种结构存在的技术问题是随着基区宽度增加，而使放大系数减小，所以Snap-back不容易开启。而且随着叉指(NMOS单元)数量增多，会导致每个叉指(NMOS单元)之间的均匀开启变得很困难。因此GGNMOS结构具有较高的触发电压和非均匀导电的缺点。而衬底触发技术和动态衬底技术是解决触发电压过高和多指非均匀性开启问题的常用方法，如图1所示。

衬底触发技术是指衬底中寄生的晶体管随着寄生的二极管Dn的雪崩击穿而导通，从而向衬底提供触发GGNMOS的触发电流。动态衬底技术是指在GGNMOS上最外侧叉指(NMOS单元)的源极和P+保护环之间插入一个额外的N阱，并通过N+注入区连接到IO PAD。在ESD应力情况下，额外的N阱被偏置到较高的电压，这使得衬底触发到P+保护环的电流必须绕过这附加的N阱，这有助于均匀地触发所有叉指(NMOS单元)，尤其是最外侧的叉指(NMOS单元)。但是，基于动态衬底的GGNMOS的触发电流仍来自二极管Dn的雪崩击穿。这意味着触发电压V_t1接近所采用CMOS工艺的瞬态击穿电压，触发电压仍较高，约为9.2V，因此不适合用于低压CMOS工艺中的ESD保护。

发明内容

本发明的目的在于提供一种pnp触发的ggnmos结构，解决传统的GGNMOS由于其固有的触发机制和叉指结构，导致其存在较高的触发电压和非均匀导通的问题。

为了达到上述目的，提供了一种pnp触发的ggnmos结构，包括基于动态衬底与衬底触发技术的GGNMOS结构，所述GGNMOS结构为多叉指并联版图结构，所述多叉指并联版图结构中位于中间位置的两个叉指为中央叉指，两个中央叉指的漏极连接在一起，两个中央叉指的漏极中间设置有第一N阱区，所述第一N阱区中依次隔离设置有第二N+注入区206、P+注入区103和第三N+注入区207，所述P+注入区103连接IO PAD，所述第二N+注入区206和第三N+注入区207与连接电源端VDD。