[发明专利]一种新型电路板积层方法在审
申请号: | 202011236696.X | 申请日: | 2020-11-09 |
公开(公告)号: | CN112040677A | 公开(公告)日: | 2020-12-04 |
发明(设计)人: | 王欣;柳超;程剑 | 申请(专利权)人: | 广东科翔电子科技股份有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46 |
代理公司: | 广东创合知识产权代理有限公司 44690 | 代理人: | 潘丽君 |
地址: | 516000 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 新型 电路板 方法 | ||
本发明涉及一种新型电路板积层方法,包括,S1:对超薄芯板进行开料、钻孔;S2:沉铜形成薄铜层;S3:对超薄芯板进行第一次图形电镀,形成凸台;S4:对超薄芯板贴干膜,干膜的厚度大于凸台的高度;S5:对超薄芯板进行第二次图形电镀,在凸台的顶部镀锡;S6:将凸台以外的薄铜层蚀刻掉;S7:将凸台顶部的锡退去,形成铜柱;S8:对超薄芯板进行棕化后压合,将流动的pp填充在铜柱周边;S9:将铜柱的顶部打磨显露出来;S10:对压合后的板面微蚀,粗化表面;S11:在铜柱顶部以及周边的PP上沉铜,制作外层线路。S12:重复上述步骤S3至步骤S11,形成多层板。采用本发明新型电路板积层方法生成的积层板可靠性良好,生产效率高。
技术领域
本发明涉及线路板制作技术领域,具体而言,涉及一种新型电路板积层方法。
背景技术
随着电子产业的蓬勃发展,电子产品已经进入功能化、智能化的研发阶段,为满足电子产品高集成度、小型化、微型化的发展需要,印制电路板或半导体集成电路封装基板,在满足电子产品良好的电、热性能的前提下,也朝着轻、薄、短、小的设计趋势发展,以此来降低印制电路板或半导体集成电路封装基板的尺寸和整体厚度,满足电子产品小型化的发展需要。
积层法多层板(Build up Multilayer PCB,BUM)指在绝缘基板上,或传统的双面板或多层板上,采取涂布绝缘介质再经化学镀铜和电镀铜形成导线及连接孔,如此多次叠加,累积形成所需层数的多层印制板。积层法多层板各层之间需要导通,铜柱是其中一种常用的导通方式,现有的铜柱生成方法通常采用通孔脉冲电镀的方法,此方法形成铜柱的耗时较长,且铜柱形状单一,不利于异形铜柱的形成。
发明内容
本发明的目的在于提供一种新型电路板积层方法,旨在解决高精密印制电路板各层之间的连接问题。
为了实现上述目的,通过以下技术方案实现。
一种新型电路板积层方法,所述方法包括,
S1:提供一超薄芯板,对所述超薄芯板进行开料、钻孔;
S2:沉铜,在超薄芯板的表面形成薄铜层;
S3:对超薄芯板进行第一次图形电镀,加厚指定位置的铜层形成凸台;
S4:对超薄芯板进行贴干膜作业,干膜的厚度大于所述凸台的高度;
S5:对超薄芯板进行第二次图形电镀,在凸台的顶部镀锡层;
S6:将凸台以外的薄铜层蚀刻掉;
S7:将凸台顶部的锡层退去,形成铜柱;
S8:对超薄芯板进行棕化后压合,将流动的pp填充在所述铜柱周边;
S9:将所述铜柱的顶部通过打磨显露出来;
S10:对压合后的板面进行微蚀,粗化表面;
S11:在铜柱顶部以及周边的PP上沉铜,制作外层线路。
S12:重复上述步骤S3至步骤S11,形成多层板。
进一步的,上述步骤S6中放置蚀刻液从铜柱侧面咬蚀铜层,从而使铜柱形成为预定形状。
进一步的,上述步骤S3中第一次图形电镀采用12ASF*60分钟电镀,镀铜厚度≤18μm,整体镀铜极差≤4μm。
进一步的,上述步骤S5中第二次图形电镀为12ASF*18分钟。
进一步的,上述步骤S4中干膜的厚度为80μm-100μm。
进一步的,上述步骤S4采用真空贴膜机对超薄芯板贴干膜。
进一步的,上述步骤S8中PP的厚度为80μm-100μm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东科翔电子科技股份有限公司,未经广东科翔电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011236696.X/2.html,转载请声明来源钻瓜专利网。