[发明专利]半导体器件及其形成方法

说明书

一种半导体器件包括衬底、至少一个第一隔离结构、至少两个第一隔离结构以及多个外延结构。衬底具有多个位于其中的半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间，以及第二隔离结构延比第一隔离结构伸至衬底内更远。外延结构分别设置在半导体鳍上。外延结构彼此分离，以及至少一个外延结构具有大致圆形轮廓。本发明实施例涉及半导体器件及其形成方法。

本申请是分案申请，其母案申请的申请号为201610048880.9、申请日为2016年01月25日、发明名称为“半导体器件及其形成方法”。

技术领域

本发明实施例涉及半导体器件及其形成方法。

背景技术

半导体器件广泛应用于各种电子设备中，诸如电脑、手机等。半导体器件包括集成电路，通过在半导体芯片上沉积并图案化各种材料薄膜以形成集成电路。集成电路包括场效应晶体管(FETs)，诸如金属氧化物半导体(MOS)晶体管。

为了实现提高晶体管性能以及减小其尺寸，已经发展了晶体管：沟道和源极/漏极区位于从块状衬底形成的鳍中。这种非平面器件是多重栅极FinFET。多重栅极FinFET可以具有栅电极，栅电极横跨鳍式硅主体以形成沟道区域。

发明内容

根据本发明的一个实施例，提供了一种半导体器件，包括：衬底，具有位于所述衬底中的多个半导体鳍；至少一个第一隔离结构，设置在所述半导体鳍之间；至少两个第二隔离结构，其中，所述半导体鳍设置在所述第二隔离结构之间，以及所述第二隔离结构比所述第一隔离结构延伸至所述衬底内更远；以及多个外延结构，分别设置在所述半导体鳍上，其中，所述外延结构彼此分离，以及所述外延结构的至少一个具有大致圆形轮廓。

根据本发明的另一实施例，还提供了一种半导体器件，包括：衬底，具有位于所述衬底中的第一半导体鳍和第二半导体鳍；至少一个第一隔离结构，设置在所述第一半导体鳍和所述第二半导体鳍之间；多个第二隔离结构，所述第二隔离结构将冠结构限定在所述衬底中，其中，所述第一半导体鳍设置在所述冠结构中以及设置在所述第二隔离结构的一个和所述第一隔离结构之间，所述第二半导体鳍设置在所述冠结构中以及设置在所述第二隔离结构的另一个和所述第一隔离结构之间；以及第一外延结构，设置在所述第一半导体鳍上以及具有非刻面的表面；以及第二外延结构，设置在所述第二半导体鳍上以及具有另一非刻面的表面，其中，间隙形成在所述第一外延结构和所述第二外延结构之间。

根据本发明的又另一实施例，还提供了一种用于制造半导体器件的方法，包括：在衬底中形成至少一个第一隔离结构和多个第二隔离结构，其中，所述第二隔离结构将冠结构限定在所述衬底中，以及所述第一隔离结构将多个半导体鳍限定在所述冠结构中；在所述半导体鳍的第一部分和所述第一隔离结构的第一部分上面形成栅极堆叠件，同时保留所述半导体鳍的第二部分和所述第一隔离结构的第二部分未被覆盖；去除所述半导体鳍的所述第二部分的部分；在所述半导体鳍的剩余的第二部分上形成多个外延结构；以及去除所述外延结构的部分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图6和图8是根据本发明的一些实施例的在制造半导体器件的各个阶段的方法的透视图。

图7是沿着图6中的线7-7获取的截面图。

图9是沿着图8中的线9-9获取的截面图。

图10至图11是根据本发明的一些实施例在用于制造图9中半导体器件的随后阶段的方法的透视图。

具体实施方式