[发明专利]三维芯片、三维芯片集成验证方法、验证装置、电子设备

权利要求书

1.一种三维芯片，其特征在于，包括：

上层芯片、中间连线层及下层芯片，其中，

所述中间连线层设置在所述上层芯片和所述下层芯片之间，用于连接所述上层芯片的连线和所述下层芯片的连线，所述连线包括信号连线和电源连线。

2.一种三维芯片集成验证方法，其特征在于，用于验证如权利要求1所述的三维芯片，所述集成验证方法包括：

将所述中间连线层和所述上层芯片进行立体验证；

将所述中间连线层和所述下层芯片进行立体验证；

当所述中间连线层和所述上层芯片之间的立体验证通过、且所述中间连线层和所述下层芯片之间的立体验证通过时，确定所述上层芯片和所述下层芯片之间的立体验证通过。

3.如权利要求2所述的三维芯片集成验证方法，其特征在于，所述立体验证，至少包括：

端口连接关系验证，和/或，位置对准关系验证。

4.如权利要求3所述的三维芯片集成验证方法，其特征在于，当所述立体验证包括所述端口连接关系验证时，所述将所述中间连线层和所述上层芯片进行立体验证，包括：

将所述中间连线层的每根连线模型化为特定器件，以将所述中间连线层转化为虚拟芯片；

将所述上层芯片的电路图和所述虚拟芯片的电路图组合后进行网表转换，得到第一电路网表；

将所述上层芯片的版图和所述虚拟芯片的版图组合后进行网表转换，得到第一版图网表；

将所述第一电路网表和所述第一版图网表进行版图对比电路LVS验证，以判断所述上层芯片的各端口和所述虚拟芯片的各特定器件之间是否保持第一预设连接关系，若是，确定所述中间连线层和所述上层芯片之间的端口连接关系验证通过。

5.如权利要求3所述的三维芯片集成验证方法，其特征在于，当所述立体验证包括所述端口连接关系验证时，所述将所述中间连线层和所述下层芯片进行立体验证，包括：

将所述中间连线层的每根连线模型化为特定器件，以将所述中间连线层转化为虚拟芯片；

将所述下层芯片的电路图和所述虚拟芯片的电路图组合后进行网表转换，得到第二电路网表；

将所述下层芯片的版图和所述虚拟芯片的版图组合后进行网表转换，得到第二版图网表；

将所述第二电路网表和所述第二版图网表进行LVS验证，以判断所述下层芯片的各端口和所述虚拟芯片的各特定器件之间是否保持第二预设连接关系，若是，确定所述中间连线层和所述下层芯片之间的端口连接关系验证通过。

6.如权利要求3所述的三维芯片集成验证方法，其特征在于，当所述立体验证包括所述位置对准关系验证时，所述将所述中间连线层和所述上层芯片进行立体验证，包括：

将所述上层芯片的版图和所述中间连线层的版图叠加，得到第一立体版图；

将所述第一立体版图上的第一图层和第二图层进行设计规则检查DRC验证，以判断所述上层芯片的第一端口与所述中间连线层的第二端口之间的距离是否在第一预设阈值范围内，若是，确定所述中间连线层和所述上层芯片之间的位置对准关系验证通过；

其中，所述第一图层与所述第一立体版图上的所述上层芯片的版图对应，所述第二图层与所述第一立体版图上的所述中间连线层的版图对应；所述第一端口为所述上层芯片的各端口中的任意一个，所述第二端口为所述中间连线层的各端口中与所述第一端口具有对准关系的端口。

7.如权利要求2所述的三维芯片集成验证方法，其特征在于，在所述将所述中间连线层和所述上层芯片进行立体验证之前，还包括：

判断所述中间连线层的第一工艺和所述上层芯片的第二工艺是否兼容，若否，将所述第一工艺转化为第三工艺，所述第三工艺与所述第二工艺兼容；

所述将所述中间连线层和所述上层芯片进行立体验证，包括：

将具有所述第三工艺的所述中间连线层、与所述上层芯片进行立体验证。