[发明专利]一种电容器孔和DRAM的制造方法

说明书

本发明涉及一种电容器孔和DRAM的制造方法，属于半导体技术领域，解决了如何通过SLP1/SLP2缩减孔的临界尺寸的问题。该方法包括：在半导体衬底上方顺序形成待刻蚀层、第一硬掩模层、第一转移图案层和第一光刻胶图案；将第一光刻胶图案转移至第一转移图案层；沉积第一侧墙材料层并刻蚀为第一侧墙图案；将第一侧墙图案转移至第一硬掩模层；去除第一侧墙图案的凸起并在第一硬掩模层图案上方顺序形成第二硬掩模层、第二转移图案层和第二光刻胶图案；以类似方式形成第二硬掩模层图案；第一硬掩模图案和第二硬掩模图案反相为第三硬掩模图案；以第三掩模层图案为掩模，对待刻蚀层进行刻蚀以形成电容器孔。通过控制侧墙材料层的厚度来缩减孔的临界尺寸。

技术领域

本发明涉及半导体技术领域，尤其涉及一种电容器孔和DRAM的制造方法。

背景技术

存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，电容器是制造这些RAM的关键部件之一。DRAM器件中的每个存储单元由1T1C(即1个晶体管和1个电容器)组成。

DRAM器件渐渐缩小的情况下，通常采用双重图案化技术DPT实施第一存储线图案化SLP1(Storage Line Pattern 1，存储线图案1)形成和第二存储线图案化SLP2，以能够形成高纵横比HARC电容器孔。对于本领域技术人员来说，该双重图案化技术DPT相对来说较复杂，无法通过第一存储线图案SLP1形成和第二存储线图案SLP2形成进一步缩减电容器孔的尺寸。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种电容器孔和DRAM的制造方法，用以解决现有的如何通过SLP1/SLP2缩减孔的临界尺寸的问题。

一方面，本发明实施例提供了一种电容器孔的制造方法，包括：提供半导体衬底；在所述半导体衬底上方顺序形成待刻蚀层、第一硬掩模层、第一图案转移层和第一光刻胶图案；以所述第一光刻胶图案为掩模刻蚀所述第一图案转移层，以形成第一转移图案；在所述第一转移图案上方沉积第一侧墙材料层并将其刻蚀为第一侧墙图案；以所述第一侧墙图案为掩模刻蚀所述第一硬掩模层以形成第一硬掩模图案；去除所述第一侧墙图案并在所述第一硬掩模图案上方顺序形成第二硬掩模层、第二图案转移层和第二光刻胶图案；以所述第二光刻胶图案为掩模刻蚀所述第二图案转移层，以形成第二转移图案；在第二转移图案上方沉积第二侧墙材料层并将其刻蚀为第二侧墙图案；以所述第二侧墙图案为掩模刻蚀所述第二硬掩模层以形成第二硬掩模图案；去除所述第二侧墙图案；将所述第一硬掩模图案和第二硬掩模图案反相为第三硬掩模图案；以及以所述第三硬掩模图案为掩模，对所述待刻蚀层进行刻蚀以形成电容器孔，其中，所述第一硬掩模图案和所述第二硬掩模图案错开分布以增大图案密度。

上述技术方案的有益效果如下：通过沉积第一侧墙材料层并将其刻蚀为第一侧墙图案来形成第一存储线图案SLP1并且通过沉积第二侧墙材料层并将其刻蚀为第二侧墙图案来形成第二存储线图案SLP2，这样的双重存储线图案SLP1/SLP2能够减小电容器孔的尺寸。

基于上述方法的进一步改进，所述将所述第一硬掩模图案和第二硬掩模图案反相为第三硬掩模图案的步骤包括：在所述第一硬掩模图案和所述第二硬掩模图案上方沉积第三硬掩模层；以及去除所述第一硬掩模图案和所述第二硬掩模层图案，留下的第三硬掩模层形成第三掩模图案。

基于上述方法的进一步改进，所述第一硬掩模层图案包括位于正六边形、正四边形或正三角形的顶点处的第一柱体；以及所述第二硬掩模层图案包括位于所述正六边形、所述正四边形或所述正三角形的中心处的第二柱体。