[发明专利]一种低噪声带隙基准电路有效
| 申请号： | 202011255285.5 | 申请日： | 2020-11-11 |
| 公开（公告）号： | CN112379715B | 公开（公告）日： | 2021-11-09 |
| 发明（设计）人： | 黄少卿;罗永波;宣志斌;肖培磊 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 214000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 噪声 基准 电路 | ||
1.一种低噪声带隙基准电路，其特征在于，包括电流源S1、PNP三极管Q1~Q9、PMOS管M1~M8、NMOS管M9~M11、电阻R1和R2；其中，
电流源S1的一端与电源电压VCC相连，另一端与PNP三极管Q3的发射极以及PMOS管M1~M8相连，PMOS管M1~M8的栅极互连并与P型MOS管M5的漏极相连，形成电流镜结构；
PMOS管M1的漏极与电阻R1的第一输入端相连，PMOS管M2的漏极与PNP三极管Q4的发射极相连，PMOS管M3的漏极与PNP三极管Q6的发射极相连，PMOS管M4的漏极与PNP三极管Q8的发射极相连，PMOS管M5的漏极与PNP三极管Q1和Q2的发射极相连，PMOS管M6的漏极与PNP三极管Q9的发射极相连，PMOS管M7的漏极与PNP三极管Q7的发射极相连，PMOS管M8的漏极与PNP三极管Q5的发射极相连；
PNP三极管Q4的基极与电阻R1的第一输入端相连，PNP三极管Q6的基极与PNP三极管Q4的发射极相连，PNP三极管Q8的基极与PNP三极管Q6的发射极相连，PNP三极管Q9的基极与PNP三极管Q7的发射极相连，PNP三极管Q7的基极与PNP三极管Q5的发射极相连，PNP三极管Q5的基极与电阻R1的第二输入端相连，PNP三极管Q4、Q6、Q8、Q9、Q7和Q5的集电极接地；
PNP三极管Q1、Q2，Q3和NMOS管M9~M11构成放大器电路；PNP三极管Q1的基极与PNP三极管Q8的发射极相连，PNP三极管Q1的集电极与NMOS管M9的漏极相连，PNP三极管Q2的基极与PNP三极管Q9的发射极相连，PNP三极管Q2的集电极与NMOS管M10的漏极相连，NMOS管M9和M10的栅极互连并与NMOS管M9的漏极相连，形成电流镜结构，NMOS管M9和M10的源极接地，NMOS管M11的栅极与NMOS管M10的漏极相连，NMOS管M11的漏极与PNP三极管Q3的集电极相连，NMOS管M11的源极接地，PNP三极管Q3的基极与集电极互连形成二极管结构。
2.如权利要求1所述的低噪声带隙基准电路，其特征在于，所述电阻R1的第二输入端与电阻R2的第一输入端相连，电阻R2的第二输入端接地。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011255285.5/1.html，转载请声明来源钻瓜专利网。
