[发明专利]一种低噪声带隙基准电路

说明书

本发明公开一种低噪声带隙基准电路，属于模拟电路领域。所述低噪声带隙基准电路包括电流源S1，PNP三极管Q1～Q9，PMOS管M1～M8，NMOS管M9～M11，电阻R1和R2，其中PNP三极管Q1、Q2，Q3和NMOS管M9～M11构成放大器结构。通过该种结构的连接方式，可实现基准电压V_REF与温度和电源电压的变化无关，降低噪声和晶体管失配电压的影响，在一定温度和偏置电流范围内保持恒定输出电压。

技术领域

本发明涉及模拟电路技术领域，特别涉及一种低噪声带隙基准电路。

背景技术

带隙基准电路提供恒定的输出参考电压，如果输出基准电压V_REF在一个温度或偏置电流范围内，即使有少量的变化，比如几百毫伏，也会出现问题。因此，希望能有一种带隙基准电路，能提供在一定温度和偏置电流范围内基本恒定的输出基准电压V_REF。

传统的标准CMOS带隙基准电路通常包括一个放大器，该放大器包含一对P沟道MOS晶体管。过量的载流子可以被捕获在MOS晶体管的硅和二氧化硅表面中，过量的电荷会引起放大器差分对中MOS晶体管阈值电压的变化。例如，在差分对中的两个MOS晶体管的阈值电压可能相差超过5mV。这一差异在带隙基准电路中引入了一个失配电压到放大器中，对基准电压V_REF产生一定影响。此外，在带隙基准放大器的差分对MOS晶体管的硅和二氧化硅表面捕获的电荷会随时间变化，导致V_REF也会随时间变化，即使在恒定温度下也是如此。V_REF的变化会导致不希望的1/f输出噪声。另外，由于MOS晶体管的特性，差分对中的P沟道MOS晶体管可能在V_REF处引入热噪声，这也是不希望出现的。

传统的标准CMOS带隙基准电路的另一个缺点是，它们对电源电压V_CC中相对较小的变化很敏感。V_CC的微小变化会引起带隙基准电路的偏置电流的变化，这也会对基准电压V_REF产生一定影响。

因此，我们希望在提供一种噪声较小的带隙基准电路，该电路在一定的电源电压和温度范围内提供恒定的输出参考电压V_REF。

发明内容

本发明的目的在于提供一种低噪声带隙基准电路，以解决传统的CMOS带隙基准电路中噪声对基准电压V_REF会产生影响的问题。

为解决上述技术问题，本发明提供了一种低噪声带隙基准电路，包括电流源S1、PNP三极管Q1～Q9、PMOS管M1～M8、NMOS管M9～M11、电阻R1和R2；其中，

电流源S1的一端与电源电压V_CC相连，另一端与PNP三极管Q3的发射极以及PMOS管M1～M8相连，PMOS管M1～M8的栅极互连并与P型MOS管M5的漏极相连，形成电流镜结构；

PMOS管M1的漏极与电阻R1的第一输入端相连，PMOS管M2的漏极与PNP三极管Q4的发射极相连，PMOS管M3的漏极与PNP三极管Q6的发射极相连，PMOS管M4的漏极与PNP三极管Q8的发射极相连，PMOS管M5的漏极与PNP三极管Q1和Q2的发射极相连，PMOS管M6的漏极与PNP三极管Q9的发射极相连，PMOS管M7的漏极与PNP三极管Q7的发射极相连，PMOS管M8的漏极与PNP三极管Q5的发射极相连。

可选的，PNP三极管Q4的基极与电阻R1的第一输入端相连，PNP三极管Q6的基极与PNP三极管Q4的发射极相连，PNP三极管Q8的基极与PNP三极管Q6的发射极相连，PNP三极管Q9的基极与PNP三极管Q7的发射极相连，PNP三极管Q7的基极与PNP三极管Q5的发射极相连，PNP三极管Q5的基极与电阻R1的第二输入端相连，PNP三极管Q4、Q6、Q8、Q9、Q7和Q5的集电极接地。

可选的，PNP三极管Q1、Q2，Q3和NMOS管M9～M11构成放大器电路；