[发明专利]集成电路间系统的输入电路

权利要求书

1.一种集成电路间输入电路，其包括：

上拉电流电路；以及

输入电路，其包括：

信号输入端子；

信号输出端子；

输出晶体管，其包括：

耦合到所述信号输出端子的第一端子；以及

耦合到电源轨的第二端子；

第一晶体管，其包括：

耦合到所述输入端子的第一端子；以及

耦合到第一偏置电压源的第二端子；

第二晶体管，其包括：

耦合到所述第一晶体管的第三端子的第一端子；以及

耦合到所述输出晶体管的第三端子的第二端子；以及

共源共栅晶体管，其包括：

耦合到所述第二晶体管的第三端子的第一端子；

耦合到第二偏置电压源的第二端子；以及

耦合到所述上拉电流电路的输出端子的第三端子。

2.根据权利要求1所述的集成电路间输入电路，其进一步包括：

第一导体，其设置在所述上拉电流电路的所述输出端子与所述共源共栅晶体管的所述第三端子之间；以及

第二导体，其设置在所述第二晶体管的所述第二端子与所述共源共栅晶体管的所述第一端子之间；

其中所述第一导体比所述第二导体长。

3.根据权利要求1所述的集成电路间输入电路，其中：

所述输出晶体管是第一输出晶体管；并且

所述输入电路包括：

第二输出晶体管，其包括：

耦合到所述信号输出端子的第一端子；

耦合到接地轨的第二端子；以及

耦合到所述第一输出晶体管的所述第三端子的第三端子。

4.根据权利要求1所述的集成电路间输入电路，其中所述输入电路包括：

第三晶体管，其包括：

耦合到所述电源轨的第一端子；

耦合到所述第一晶体管的所述第三端子的第二端子；

第四晶体管，其包括：

耦合到所述第三晶体管的第三端子的第一端子；

耦合到所述第三晶体管的所述第二端子的第二端子；以及

耦合到所述输出晶体管的所述第三端子的第三端子。

5.根据权利要求4所述的集成电路间输入电路，其中所述输入电路包括：

第五晶体管，其包括：

耦合到所述第四晶体管的所述第一端子的第一端子；

耦合到所述第四晶体管的所述第三端子的第二端子；以及

耦合到接地轨的第三端子。

6.根据权利要求1所述的集成电路间输入电路，其中所述输入电路包括：

第三晶体管，其包括：

耦合到所述输出晶体管的所述第三端子的第一端子；

耦合到所述信号输入端子的第二端子；

第四晶体管，其包括：

耦合到所述第三晶体管的第三端子的第一端子；

耦合到所述第三晶体管的所述第二端子的第二端子；以及

耦合到接地轨的第三端子。

7.根据权利要求6所述的集成电路间输入电路，其中所述输入电路包括：

第五晶体管，其包括：

耦合到所述第四晶体管的所述第一端子的第一端子；

耦合到所述输出晶体管的所述第三端子的第二端子；

第六晶体管，其包括：

耦合到所述第五晶体管的第三端子的第一端子；

耦合到所述第一晶体管的所述第二端子的第二端子；以及

耦合到所述电源轨的第三端子。

8.一种集成电路间输入电路，其包括：

上拉电流电路；以及

输入电路，其包括：

输出反相器；

输入反相器；

上拉电路，其被耦合到所述输入反相器的输入，并且包括：

上拉晶体管，其被耦合到所述输入反相器的所述输入；

共源共栅晶体管，其被耦合到所述上拉电流电路和所述上拉晶体管，并且被配置成将所述上拉晶体管与耦合到所述上拉电流电路和所述输入电路的导体的电容隔离。