[发明专利]集成电路间系统的输入电路

说明书

本申请涉及一种用于集成电路间系统的输入电路。一种集成电路间输入电路，其包含上拉电流电路和输入电路(400)。所述输入电路(400)包含输出反相器(407)、输入反相器(405)和上拉电路(411)。所述上拉电路(411)被耦合到所述输入反相器(405)的输入(412G)，并且包含上拉晶体管(404)和共源共栅晶体管(402)。所述上拉晶体管(404)被耦合到所述输入反相器(405)的所述输入(412G)。所述共源共栅晶体管(402)被耦合到所述上拉电流电路和所述上拉晶体管(404)，并被配置成将所述上拉晶体管(404)与耦合到所述上拉电流电路和所述输入电路(400)的导体的电容隔离。

技术领域

本公开涉及一种集成电路，并且更具体地涉及一种用于集成电路间系统的输入电路。

背景技术

已经开发了各种串行通信总线来降低与使用并行总线的通信相关的成本和复杂性。集成电路间(I²C)总线就是这样一种串行总线。I²C总线使用两条导体(假设为公共接地)来提供电子设备之间的通信(例如，微控制器和一或多个外围设备之间的通信)。第一导体将主设备的时钟输出端子连接到一或多个从设备的时钟输入端子。第二导体连接互连设备的数据输入端子/数据输出端子。

发明内容

本文公开了一种集成电路间(I²C)输入电路，其减少了由上拉电流路由上的寄生电容引起的时序变化。在一个实例中，I²C输入电路包含上拉电流电路和输入电路。输入电路包含信号输入端子、信号输出端子、输出晶体管，第一晶体管，第二晶体管和共源共栅晶体管。输出晶体管包含耦合到信号输出端子的第一端子和耦合到电源轨的第二端子。第一晶体管包含耦合到输入端子的第一端子和耦合到第一偏置电压源的第二端子。第二晶体管包含耦合到第一晶体管的第三端子的第一端子和耦合到输出晶体管的第三端子的第二端子。共源共栅晶体管包含耦合到第二晶体管的第三端子的第一端子、耦合到第二偏置电压源的第二端子以及耦合到上拉电流电路的输出端子的第三端子。

在另一实例中，I²C输入电路包含上拉电流电路和输入电路。输入电路包含输出反相器、输入反相器和上拉电路。上拉电路被耦合到输入反相器的输入，并且包含上拉晶体管和共源共栅晶体管。上拉晶体管被耦合到输入反相器的输入。共源共栅晶体管被耦合到上拉电流电路和上拉晶体管，并且被配置成将上拉晶体管与耦合到上拉电流电路和输入电路的导体的电容隔离。

在另一个实例中，集成电路包含上拉电流电路、第一输入电路和第二输入电路。第一输入电路包含耦合到上拉电流电路的第一输出端子的上拉输入端子。第二输入电路包含上拉输入端子、信号输入端子、信号输出端子、输出晶体管、第一晶体管、第二晶体管和共源共栅晶体管。上拉输入端子被耦合到上拉电流电路的第二输出端子。输出晶体管包含耦合到信号输出端子的第一端子和耦合到电源轨的第二端子。第一晶体管包含耦合到输入端子的第一端子和耦合到第一偏置电压源的第二端子。第二晶体管包含耦合到第一晶体管的第三端子的第一端子和耦合到输出晶体管的第三端子的第二端子。共源共栅晶体管包含耦合到第二晶体管的第三端子的第一端子、耦合到第二偏置电压源的第二端子以及耦合到上拉电流电路的输出端子的第三端子。第一输入电路设置在上拉电路的第一距离处，并且第二输入电路设置在上拉电路的第二距离处。

附图说明

对于各种实例的详细描述，现在将参考附图，其中：

图1示出了根据本描述的例如集成电路间(I²C)输入电路的框图；

图2示出了根据本描述的集成电路上的I²C输入电路的实例布置；

图3示出了根据本描述的实例I²C上拉电流电路；

图4示出了根据本描述的实例I²C输入电路；以及

图5示出了根据本描述的使用I²C输入电路接收的实例信号。