[发明专利]一种两阶段低功耗高速比较器

权利要求书

1.一种两阶段低功耗高速比较器，其特征在于，包括：

前置放大级电路，其包括第一晶体管、第二晶体管、第三晶体管、第四晶体以及第五晶体管，其中，第一时钟控制信号通过所述第一晶体管的栅极和所述第二晶体管的栅极输入，所述第一晶体管的漏极与所述第三晶体管的漏极互连，所述第二晶体管的漏极与所述第四晶体管的漏极互连，第三时钟控制信号通过所述第五晶体管的栅极输入，工作电压通过所述第五晶体管的源极输入，所述第五晶体管的漏极分别连接在所述第三晶体管的源极和所述第四晶体管的源极，两个信号输入端分别对应连接在所述第三晶体管的栅极和所述第四晶体管的栅极；

锁存级电路，其包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第十四晶体管，其中，第二时钟控制信号通过所述第十四晶体管的栅极输入，所述第十四晶体管的漏极分别连接所述第十二晶体管的源极和所述第十三晶体管的源极，所述第三时钟控制信号通过所述第六晶体管的栅极和所述第七晶体管的栅极输入，所述前置放大级电路的两个输出节点分别连接所述第十晶体管的栅极和所述第十一晶体管的栅极，所述第十二晶体管的栅极连接第八晶体管的栅极，所述第十三晶体管的栅极连接所述第九晶体管的栅极，所述第十晶体管的漏极分别连接所述第六晶体管的漏极和所述第八晶体管的漏极，所述第十一晶体管的漏极分别连接所述第七晶体管的漏极和所述第九晶体管的漏极。

2.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述第一晶体管、所述第二晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第九晶体管为相同类型的晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管和所述第十四晶体管为与所述第一晶体管互补类型的晶体管。

3.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述第一晶体管、所述第二晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第九晶体管为NMOS晶体管，所述第一晶体管、所述第二晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第九晶体管的源极接地。

4.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述第三晶体管与所述第四晶体管分别为所述前置放大级电路的输入管，所述第十晶体管与所述第十一晶体管分别为所述锁存级电路的输入管，其中，所述第三晶体管和所述第四晶体管为PMOS晶体管，所述第十晶体管和所述第十一晶体管为PMOS晶体管。

5.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述前置放大级电路输入的信号为差分输入信号。

6.如权利要求5所述的两阶段低功耗高速比较器，其特征在于，所述差分输入信号的正向输入端连接所述第三晶体管的栅极，所述差分输入信号的反向输入端连接所述第四晶体管的栅极。

7.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述锁存级电路的反向输出端分别连接所述第十晶体管的漏极和所述第十三晶体管的栅极，所述锁存级电路的正向输出端分别连接所述第十一晶体管的漏极和所述第十二晶体管的栅极。

8.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述前置放大级电路的正向输出节点分别连接所述第一晶体管的漏极与所述第三晶体管的漏极，所述前置放大级电路的负向输出节点分别连接所述第二晶体管的漏极与所述第四晶体管的漏极。

9.如权利要求1所述的两阶段低功耗高速比较器，其特征在于，所述第一时钟控制信号与所述第三时钟控制信号控制所述前置放大级电路，所述第二时钟控制信号与所述第三时钟控制信号控制所述锁存级电路。