[发明专利]一种JPEG解码方法及装置

权利要求书

1.一种JPEG解码方法，应用于FPGA加速卡，其特征在于，所述方法包括：

从FPGA加速卡的DDR上读取M张图片，M为大于1的整数；

将从所述DDR上读取的M张图片对应分配给M个JPEG解码器，所述M个JPEG解码器共用所述FPGA加速卡上相同的GMEM资源对所述M张图片进行M路并行的JPEG解码，得到M路解码数据流；

读取并汇合所述M路解码数据流，得到汇合后解码数据；

将所述汇合后解码数据输出至所述DDR。

2.如权利要求1所述的方法，其特征在于，所述从FPGA加速卡的DDR上读取M张图片的数据片段，包括：

基于预设的读入顺序和数据片段大小，依次从所述DDR上读取所述M张图片的数据片段，直到所述M张图片的数据均读取完毕。

3.如权利要求2所述的方法，其特征在于，所述基于预设的读入顺序和数据片段大小，依次从所述DDR上读取所述M张图片的数据片段，包括：

判断针对所述M张图片的第一整体状态，所述第一整体状态表征所述M张图片是否均已读入完成；

如果所述第一整体状态为否，则轮询检查所述M张图片中的每张图片的数据是否存在数据，如果当前检查图片中存在数据，则从所述当前检查图片中读入下一个数据片段，并更新所述当前检查图片的数据状态；

根据所述M张图片中每张图片的数据状态，更新所述第一整体状态，并返回所述判断针对所述M张图片的第一整体状态的步骤。

4.如权利要求1所述的方法，其特征在于，所述读取并汇合所述M路解码数据流，得到汇合后解码数据，包括：

基于预设的读出顺序，依次从所述M路解码数据流上读出解码后数据片段；

汇合从所述M路解码数据流上读出的解码后数据片段，得到汇合后解码数据。

5.如权利要求4所述的方法，其特征在于，所述基于预设的读出顺序，从所述M路解码数据流上读出解码后数据片段，包括：

判断所述M路解码数据流的第二整体状态，所述第二整体状态表征所述M路解码数据流是否均为空；

如果否，则判断所述M路解码数据流中的第i路解码数据流是否为空，如果不为空，则从所述第i路解码数据流上读出下一个解码后数据片段，i依次取1至M；

根据所述M路解码数据流中每路解码数据流的状态更新所述第二整体状态，并返回所述判断所述M路解码数据流的第二整体状态的步骤。

6.一种JPEG解码装置，应用于FPGA加速卡，其特征在于，所述装置包括：

输入单元，用于从FPGA加速卡的DDR上读取M张图片，M为大于1的整数；

解码单元，用于将从所述DDR上读取的M张图片对应分配给M个JPEG解码器，所述M个JPEG解码器共用所述FPGA加速卡上相同的GMEM资源对所述M张图片进行M路并行的JPEG解码，得到M路解码数据流；

输出单元，用于读取并汇合所述M路解码数据流，得到汇合后解码数据，以及将所述汇合后解码数据输出至所述DDR。

7.如权利要求6所述的装置，其特征在于，所述输入单元，具体用于：

基于预设的读入顺序和数据片段大小，依次从所述DDR上读取所述M张图片的数据片段，直到所述M张图片的数据均读取完毕。

8.如权利要求6所述的装置，其特征在于，所述输出单元，包括：

读出子单元，用于基于预设的读出顺序，依次从所述M路解码数据流上读出解码后数据片段；

汇合子单元，用于汇合从所述M路解码数据流上读出的解码后数据片段，得到汇合后解码数据。

9.一种电子设备，包括存储器、主处理器、FPGA加速卡以及所述FPGA加速卡上的DDR缓存，存储在所述存储器上并可在FPGA加速卡上运行的计算机程序，所述DDR缓存从所述主处理器获取M张图片，M为大于1的整数；

所述FPGA加速卡执行所述程序时，针对所述M张图片实现权利要求1-5中任一所述方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现权利要求1-5任一所述方法的步骤。