[发明专利]STI结构的制作方法、STI结构及半导体器件

说明书

本发明一个或多个实施例公开了一种STI结构的制作方法、STI结构及半导体器件，其中，STI结构的制作方法包括：提供半导体衬底；在所述半导体衬底上形成沟槽；对所述沟槽的内壁进行掺杂；在所述沟槽中填充隔离介质，以该方法制作的STI结构可增强半导体器件的抗辐照能力。

技术领域

本发明涉及半导体技术领域，尤其涉及一种STI(Shallow Trench Isolation，浅槽隔离)结构的制作方法、STI结构及半导体器件。

背景技术

在标准的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺中，STI结构是主流的器件隔离结构。随着CMOS器件进入超深亚微米甚至纳米级时代，STI隔离区的尺寸越来越小，其对高能粒子辐照越来越敏感，高能粒子入射在STI隔离区中所产生的物理损伤会导致器件的关态漏电流增加和阈值电压发生漂移，从而影响器件的性能。目前，通过降低STI结构中氧化物层的厚度可减少辐照的影响，但这会降低STI隔离区的隔离性能。

发明内容

有鉴于此，本发明一个或多个实施例提供一种STI结构的制作方法、STI结构及半导体器件，能够有效增强半导体器件的抗辐照能力。

本发明一个或多个实施例提供了一种STI结构的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成沟槽；对所述沟槽的内壁进行掺杂；在所述沟槽中填充隔离介质。

可选的，在所述半导体衬底上形成沟槽，包括：在所述半导体衬底上形成掩膜层；在所述掩膜层上形成开口，以暴露所述半导体衬底；在暴露出的半导体衬底上形成所述沟槽。

可选的，所述掩膜层包括氧化物层以及覆盖在所述氧化物层上的氮化物层，对所述沟槽的内壁进行掺杂，包括：以所述氮化物层作为自对准阻挡层，将掺杂离子注入到所述沟槽的内壁。

可选的，将掺杂离子注入到所述沟槽的内壁，包括：将所述掺杂离子垂直向所述沟槽注入。

可选的，将所述掺杂离子以预设入射角度倾斜并旋转向所述沟槽注入，其中，所述预设入射角度为掺杂离子束与半导体衬底所在平面之间的角度。

可选的，所述预设入射角度不大于45°。

可选的，所述掺杂离子是P型离子。

可选的，所述方法还包括：在对所述沟槽的内壁进行掺杂之后以及在所述沟槽中填充隔离介质之前，在所述沟槽的内壁生长氧化物层。

本发明一个或多个实施例还提供了一种STI结构，包括：半导体衬底；沟槽，形成在所述半导体衬底上，其中，所述沟槽的内壁被掺杂；

隔离介质，填充在所述沟槽中。

可选的，对所述沟槽进行掺杂所使用的掺杂离子为P型离子。

可选的，所述沟槽的内壁附着有氧化物层。

本发明一个或多个实施例还提供了一种半导体器件，该半导体器件包括具有上述任意一种STI结构。

本发明一个或多个实施例提供的STI结构的制作方法，对STI结构的沟槽的内壁进行掺杂，在STI结构的沟槽内壁形成空穴，在有高能辐射粒子入射在STI隔离区产生自由电子时，沟槽内壁的空穴可以与这些自由电子复合，使得这些自由电子被抵消，从而增强了半导体器件的抗辐照能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是根据本发明一个或多个实施例示出的一种STI结构的制作方法的流程图；