[发明专利]具有层压介电膜的半导体结构及制造半导体结构的方法

说明书

本发明题为“具有层压介电膜的半导体结构及制造半导体结构的方法”。本发明公开了一种半导体结构，包括：半导体材料区，具有主表面；以及第一绝缘结构，在该主表面上方。第一导电电极在该第一绝缘结构上方，并且层压膜结构在该第一导电电极上方。该层压膜结构包括：第一膜，该第一膜与该第一导电电极相邻，该第一膜包含金红石相二氧化钌；以及第二膜，该第二膜在该第一膜上方，其中该第二膜包含高介电常数介电材料。第二导电电极在该层压膜结构上方。在一些示例中，使用原子层沉积来提供该第一膜。在一些示例中，该第二膜包含使用原子层沉积形成的金红石相二氧化钛。在一些示例中，该层压膜结构可用作MIM电容器的一部分。

相关申请的交叉引用

不适用。

技术领域

本公开整体涉及电子结构，并且更具体地涉及半导体结构和用于制造半导体结构的方法。

背景技术

电容器是某些半导体集成电路(IC)应用(诸如模拟、微波和射频应用)中的基本部件。为了满足IC应用的不同目的，过去已经使用了各种类型的电容器。一种类型的电容器结构是金属-绝缘体-金属(MIM)电容器，其已使用夹置在相反金属电极之间的单个较高介电常数(较高k)膜或薄绝缘介电膜。随着IC电路趋于小型化，较高介电常数的膜已表现出前景；然而，膜的介电常数越高，就转化为越低的电场强度，这可导致更高的电流泄漏。另外，使用单个绝缘介电膜不允许调整MIM电容器的多个电场特性而导致无法改善属性，诸如线性度。此外，使用具有某些类型的金属互连技术的MIM电容器导致制造问题，诸如降低对蚀刻工艺的控制(例如，过度蚀刻问题)，这可能损坏下部金属电极和/或将来自下部金属电极的材料沉积在MIM电容器的侧壁上。这些问题导致泄漏增加以及其他可靠性问题。先前解决这些问题的尝试导致制造步骤和成本增加，并且所得MIM电容器结构仍具有性能和可靠性问题。

因此，期望具有包括电容器结构的结构和形成此类结构的方法能够克服与现有结构和方法相关联的问题。结构和方法对节省成本以及易于集成到现有半导体器件工艺流程中将是有益的。

附图说明

图1示出了根据本说明书的半导体结构的局部剖视图；

图2、图3、图4、图5、图6、图7和图8示出了根据本说明书的在制造中的各个步骤处的半导体结构的局部剖视图；

图9示出了根据本说明书的半导体结构的局部剖视图；

图10示出了根据本说明书的半导体结构的局部剖视图；

图11示出了根据本说明书的半导体结构的局部剖视图；

图12示出了根据本说明书的半导体结构的局部剖视图；

图13示出了根据本说明书的半导体结构的局部剖视图；

图14示出了根据本说明书的半导体结构的局部剖视图；

图15示出了根据本说明书的半导体结构的局部剖视图；

图16示出了根据本说明书的半导体结构的局部剖视图；

图17和图18是示出根据本说明书的半导体结构的电气结果的曲线图；

图19、图20、图21、图22、图23和图24示出了根据本说明书的在各个制造步骤处的半导体结构的局部剖视图；

图25示出了根据本说明书的半导体结构的局部剖视图；

图26示出了根据本说明书的半导体结构的局部剖视图；并且

图27示出了根据本说明书的半导体结构的局部剖视图。