[发明专利]晶圆键合结构及其制作方法

说明书

本发明提供了一种晶圆键合结构及其制作方法，包括：提供第一晶圆和第二晶圆；将第一晶圆和第二晶圆键合；第一晶圆和第二晶圆中具有开孔，开孔贯穿第二晶圆和部分厚度的第一介质层且暴露出第一金属层；形成焊盘，焊盘位于开孔的底部的隔离层上且与第一金属层电连接。本发明将焊盘形成在通至第一晶圆(下晶圆)的开孔中，焊盘制作在第一晶圆(下晶圆)上，如此一来，焊盘与第一晶圆中待引出的第一金属层之间的引线(金属连线)距离缩短，焊盘与第一金属层之间的层间的电容也变小，因此，晶圆键合结构中焊盘(pad)的寄生电容变得更小。本发明不仅降低了焊盘的寄生电容，而且减少了工艺步骤从而节省了工艺成本。

技术领域

本发明属于集成电路制造技术领域，具体涉及一种晶圆键合结构及其制作方法。

背景技术

对于半导体器件，寄生电容一直是让人头疼的问题。特别是对于那些需要在高频率下工作的半导体器件，其输入/输出端的焊盘的寄生电容(Pad CIO,Capacitance ofInput/Output)将严重影响输入/输出传输速率。

三维集成(3DIC)技术已经成功地应用于集成电路产品。例如图像传感器和闪存(NAND Flash)产品。应用3DIC技术使得像素晶圆与逻辑晶圆进行混合键合,使得芯片的性能和面积利用率都得到了非常大的提升。3DIC工艺通常为：先将不同功能的上下晶圆进行键合；再在上晶圆中制作硅通孔，之后制作互连层和焊盘(pad)。常规焊盘制作方案存在寄生电容较大的问题。

随着3DIC技术的不断发展和产品的拓展，对于三维集成形成的晶圆键合结构产品的寄生电容的要求越来越高。因此，开发出焊盘寄生电容更小的晶圆键合结构及其制作方法迫在眉睫。

发明内容

本发明的目的在于提供一种晶圆键合结构及其制作方法，使晶圆键合结构中焊盘(pad)的寄生电容变得更小。

本发明提供一种晶圆键合结构的制作方法，包括：

提供第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的第一金属层；

将所述第一晶圆和所述第二晶圆键合；所述第一晶圆和所述第二晶圆中具有开孔，所述开孔贯穿所述第二晶圆和部分厚度的所述第一介质层且暴露出所述第一金属层；

形成隔离层，所述隔离层至少覆盖所述开孔的侧壁和部分所述第一金属层，所述隔离层具有暴露出所述第一金属层的开口；

形成焊盘，所述焊盘位于所述开孔的底部的所述隔离层上且与所述第一金属层电连接。

进一步的，所述第二晶圆包括第二衬底和位于所述第二衬底上的第二介质层；将所述第一晶圆和所述第二晶圆键合之前包括：

形成第一介质通孔，所述第一介质通孔贯穿部分厚度的所述第一介质层且暴露出所述第一金属层；

形成第二介质通孔，所述第二介质通孔贯穿所述第二介质层。

进一步的，将所述第一晶圆和所述第二晶圆键合之前还包括：

在所述第一介质通孔中形成第一填充层，在所述第二介质通孔中形成第二填充层。

进一步的，所述第一填充层和所述第二填充层的材质包括：有机物或含碳材质。

进一步的，将所述第一晶圆和所述第二晶圆键合之后还包括：

形成硅通孔，所述硅通孔贯穿所述第二衬底暴露出所述第二填充层；

去除所述第二填充层和所述第一填充层；

所述硅通孔、所述第二介质通孔和所述第一介质通孔连通构成所述开孔。