[发明专利]一种半导体装置及其制造方法

说明书

本发明公开了一种半导体装置，包括：衬底；外延层，形成于衬底表面，所述外延层的上部形成有沟槽，所述沟槽包括至少一位于有源区的第一沟槽和多个位于终端区的第二沟槽，多个所述第二沟槽之间形成有多个二氧化硅台面结构；二氧化硅氧化层，形成于所述第二沟槽底部和侧壁；硅介质层，形成于第二沟槽内，并覆盖在二氧化硅氧化层上；多晶硅，填充于所述第一沟槽内；栅氧化层，形成于所述多晶硅与第一沟槽之间；钝化层，形成于所述终端区的外延层表面上；金属层，形成于所述有源区的外延层及钝化层表面上。同时本发明还公开一种半导体装置的制造方法。

技术领域

本发明涉及半导体技术领域，更具体地涉及一种半导体装置及其制造方法。

背景技术

众所周知，以发明人肖特基博士(Schottky)命名的肖特基二极管，是利用金属与半导体接触形成的金属－半导体势垒原理制作的，它是一种热载流子二极管，因其具有较低的导通压降和较快的开关频率作为功率整流装置广泛应用于开关电源和其他要求高速功率开关设备中。

肖特基自身的势垒降低效应会使得肖特基在高压时会产生较大的漏电流，且由于有源区边缘结构的不对称，当肖特基二极管处于反向阻断时，器件边缘电场集中，使得器件在边缘提前击穿，其终端区域耐压低于有源区耐压，耐压和可靠性降低。为了使得器件获得理想的反向电压阻断能力，肖特基二极管常用的终端结构有场限环、宽槽终端、浮空沟槽环等终端结构。场限环结构需要额外的光刻板实现终端P型区域离子注入，并且需要额外的热推进过程，增加制造成本；宽槽终端、浮空沟槽环终端结构是市面上常用的终端结构，这些结构存在终端面积较大，氧化层电场较大，器件可靠性低的问题。

为了解决上述问题，2009年L.Théolier提出了一种新的深宽槽终端，这种深宽槽结构在获得耐压相同时，相比于常规终端结构面积降低70％，器件表面电场更低，可靠性较高，但这种器件在深槽填充时需要增加一道光刻板，工艺相对复杂，并且容易对器件造成沾污，生产成本较高，与常规工艺兼容性不大。

鉴于此，有必要提供一种可靠性高且容易制造生产的半导体装置及其制造方法以解决上述缺陷。

发明内容

本发明所要解决的技术问题是提供一种可靠性高且容易制造生产的半导体装置。

本发明所要解决的另一技术问题是提供一种可靠性高且容易制造生产的半导体装置的制造方法。

为解决上述技术问题，根据本发明的一方面，提供一种半导体装置，包括：

衬底；

外延层，形成于衬底表面，所述外延层的上部形成有沟槽，所述沟槽包括至少一位于有源区的第一沟槽和多个位于终端区的第二沟槽，多个所述第二沟槽之间形成有多个二氧化硅台面结构；

二氧化硅氧化层，形成于所述第二沟槽底部和侧壁；

硅介质层，形成于第二沟槽内，并覆盖在二氧化硅氧化层上；

多晶硅，填充于所述第一沟槽内；

栅氧化层，形成于所述多晶硅与第一沟槽之间；

钝化层，形成于所述终端区的外延层表面上；

金属层，形成于所述有源区的外延层及钝化层表面上。

其进一步技术方案为：所述二氧化硅台面结构的宽度为0.1-0.5um。

其进一步技术方案为：多个所述第二沟槽间隔均匀分布于所述终端区中。

为解决上述技术问题，根据本发明的另一方面，提供一种半导体装置的制造方法，包括：

a、于外延层的上部制备沟槽，所述沟槽包括至少一位于有源区的第一沟槽和多个位于终端区的第二沟槽；