[发明专利]半导体元件及其制作方法

权利要求书

1.一种半导体元件的制作方法，包括:

提供基底，包括逻辑元件区以及存储器元件区；

形成存储器堆叠结构于该存储器元件区上；

形成保护层覆盖该存储器堆叠结构的顶面及侧壁；

形成第一层间介电层于该保护层上；

进行研磨后回蚀刻制作工艺，移除该存储器堆叠结构的该顶面上的部分该第一层间介电层及部分该保护层；

形成第二层间介电层于该第一层间介电层上并直接接触该保护层；以及

形成上接触结构，穿过该第二层间介电层及该存储器堆叠结构的该顶面上的该保护层并接触该存储器堆叠结构。

2.如权利要求1所述的制作方法，其中该研磨后回蚀刻制作工艺的步骤包括:

在该基底上形成掩模层，该掩模显露出该存储器元件区的该第一层间介电层；

以该掩模层为蚀刻掩模对显露出来的该第一层间介电层进行蚀刻；以及

移除该掩模层。

3.如权利要求1所述的制作方法，其中形成该第一层间介电层的步骤包括:

在该基底上形成介电材料层；

进行研磨前回蚀刻制作工艺，移除部分该存储器元件区的该第一层间介电层；以及

该研磨前回蚀刻制作工艺后，进行研磨制作工艺以平坦化该介电材料层。

4.如权利要求3所述的制作方法，其中该研磨前回蚀刻制作工艺后，该存储器元件区的该介电材料层的表面高于该逻辑元件区的该介电材料层的表面至

5.如权利要求3所述的制作方法，其中该研磨制作工艺后，该存储器元件区的该介电材料层的表面高于该逻辑元件区的该介电材料层的表面至

6.如权利要求1所述的制作方法，其中该第二层间介电层直接接触该保护层。

7.如权利要求1所述的制作方法，其中该研磨后回蚀刻制作工艺之后，该存储器堆叠结构的该顶面上的该保护层的厚度介于至之间，该存储器堆叠结构的该侧壁上的该保护层的厚度介于至之间。

8.如权利要求1所述的制作方法，另包括移除该逻辑元件区的该保护层。

9.如权利要求1所述的制作方法，另包括:

在该逻辑元件区的该第一层间介电层中形成沟槽；

形成导电层位于该第一层间介电层上并填入该沟槽，其中该导电层直接接触该存储器堆叠结构的该顶面上的该保护层；以及

进行研磨制作工艺以移除该沟槽外的该导电层，而于沟槽中形成第一内连线结构。

10.如权利要求9所述的制作方法，另包括:

形成第二内连线结构，穿过该第二层间介电层并接触该第一内连线结构。

11.一种半导体元件，其特征在于，包括

基底，包括逻辑元件区以及存储器元件区；

第一层间介电层，位于该基底上；

第二层间介电层，位于该第一层间介电层上；

存储器堆叠结构，位于该存储器元件区的该第一层间介电层中；

保护层，覆盖该存储器堆叠结构的顶面及侧壁，其中该第二层间介电层直接接触该保护层；以及

上接触结构，穿过该第二层间介电层及该存储器堆叠结构的该顶面上的该保护层并接触该存储器堆叠结构。

12.如权利要求11所述的半导体元件，其中该存储器元件区的该第一层间介电层的厚度小于该逻辑元件区的该第一层间介电层的厚度。

13.如权利要求12所述的半导体元件，其中该逻辑元件区的该第一层间介电层的该厚度与该存储器元件区的该第一层间介电层的该厚度相差至

14.如权利要求11所述的半导体元件，其中邻近该逻辑元件区与该存储器元件区的交界的该第一层间介电层包括阶梯部。