[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该半导体元件的制作方法包括：供一基底，包括一逻辑元件区以及一存储器元件区。接着形成一存储器堆叠结构于存储器元件区上，并形成一保护层覆盖存储器堆叠结构的顶面及侧壁。然后形成第一层间介电层于保护层上，并进行一研磨后回蚀刻制作工艺，以移除存储器堆叠结构的顶面上的部分第一层间介电层及部分保护层。接着形成一第二层间介电层于第一层间介电层上并直接接触保护层，然后形成一上接触结构穿过第二层间介电层及存储器堆叠结构的顶面上的保护层并接触该存储器堆叠结构。

技术领域

本发明涉及一种半导体元件及其制作方法，特别是涉及一种磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)元件及其制作方法。

背景技术

磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)为近年来获得高度关注的一种新式存储器，其整合了目前各式存储器的优点，例如可比拟静态随机存取存储器(SRAM)的存取速度、闪存存储器(flash)的非挥发性与低耗电、动态随机存取存储器(DRAM)的高密度以及耐久性，而且可与目前半导体后段制作工艺(Back end online,BEOL)整合制作，因此有潜力成为半导体芯片主要使用的存储器。

磁阻式随机存取存储器包括一存储器堆叠结构设置在上、下层内连线结构之间。存储器堆叠结构主要包含一磁隧穿结(magnetic tunneling junction,MTJ)。不同于传统存储器是通过存储电荷来存储数据，磁阻式随机存取存储器的操作是通过对MTJ施以一外加磁场来控制MTJ的磁化方向而获得不同的隧穿磁阻(tunneling magnetoresistive,TMR)来存储数字数据。

目前磁阻式随机存取存储器的制作仍具有许多挑战。例如，覆盖在存储器堆叠结构顶面的层间介电层或者用来钝化或保护存储器堆叠结构的保护层(passivation layer)可能在制作用于电连接存储器堆叠结构的上接触结构的蚀刻制作工艺中造成蚀刻阻挡，导致上接触结构底部缩口或未蚀穿的问题，影响到存储器堆叠结构与顶接触插塞之间的接触品质，造成磁阻式随机存取存储器数据写入或读取异常。

发明内容

为了克服上述问题，本发明提供一种半导体元件及其制作方法，可用于制作例如磁阻式随机存取存储器结构，其通过在平坦化层间介电层之后进行一研磨后回蚀刻制作工艺以移除存储器堆叠结构顶面上的层间介电层及部分保护层，可减少上接触结构底部缩口或未蚀穿的问题。

本发明一实施例提供了一种半导体元件的制作方法，包括以下步骤。首先，提供一基底，包括一逻辑元件区以及一存储器元件区。接着形成一存储器堆叠结构于该存储器元件区上，并形成一保护层覆盖该存储器堆叠结构的一顶面及一侧壁。然后，形成一第一层间介电层于该保护层上，并进行一研磨后回蚀刻制作工艺，以移除该存储器堆叠结构的该顶面上的部分该第一层间介电层及部分该保护层。接着，形成一第二层间介电层于该第一层间介电层上并直接接触该保护层，然后形成一上接触结构，穿过该第二层间介电层及该存储器堆叠结构的该顶面上的该保护层并接触该存储器堆叠结构。

本发明另一实施例提供了一种半导体元件，包括一基底，包括一逻辑元件区以及一存储器元件区。一第一层间介电层位于该基底上。一第二层间介电层位于该第一层间介电层上。一存储器堆叠结构位于该存储器元件区的该第一层间介电层中。一保护层覆盖该存储器堆叠结构的一顶面及一侧壁，其中该第二层间介电层直接接触该保护层。一上接触结构，穿过该第二层间介电层及该存储器堆叠结构的该顶面上的该保护层并接触该存储器堆叠结构。

附图说明

图1至图10为本发明第一实施例的半导体元件的制作方法的步骤示意图。

主要元件符号说明

10 基底

14 逻辑元件区

16 存储器元件区