[发明专利]一种高速开关结构及制备方法

说明书

本发明公开了一种高速开关结构及制备方法，该高速开关包括：P型衬底、浅槽隔离及深槽环，通过在MOS开关管的隔离PN结侧壁形成深槽环，并填充低介电常数介质的方法，取代现有技术中隔离PN结的侧壁电容，消除了隔离阱的PN结侧壁电容，同时，对隔离阱偏置高电位，进一步降低了隔离阱与衬底以及隔离阱与MOS开关管体区的PN结底面电容，从而降低MOS开关器件的信号通道与地之间的寄生电容，实现的高速信号带宽性能的改善。

技术领域

本发明涉及半导体器件制备技术领域，更具体的说，涉及一种高速开关结构及制备方法。

背景技术

高速开关集成电路(IC)是在移动便携式设备中广泛用到的一类集成电路，例如移动产业处理器接口(MIPI)开关，USB2.0开关，USB 3.0开关等等，高速开关IC的高速通道上的寄生电容会对信号产生衰减，降低可通过信号的带宽，所以需要尽量降低开关通道上的所有对地寄生电容。在开关通道的寄生电容中，开关MOS管对地的寄生电容是最主要的电容，目前降低MOS器件寄生电容的方法是做在隔离阱里，通过串入对地的隔离PN结电容来降低MOS对地的寄生电容。

高速开关体区到隔离的PN结寄生电容以及隔离到衬底的PN结寄生电容是决定该开关管电容的主要电容。隔离到衬底地的寄生电容又由隔离PN结的底面电容和侧墙电容组成，其大小比例关系随着MOS开关体区面积和隔离面积大小变化，体区和隔离阱面积越小，PN结底面电容占比越小，PN结侧墙电容占比越大。随着通讯信号频率增加，工作电压降低，MOS开关管线宽减小的趋势，MOS开关管的隔离区侧墙和底面电容成为决定MOS开关对地寄生电容的主要电容。

因此，如何提供一种高速开关结构及制备方法是本领域技术人员亟需解决的问题。

发明内容

为解决上述问题，本发明提供了一种高速开关结构及制备方法，降低了高速开关中的NMOS开关管对地的信号衰减，提升信号带宽，并结合隔离阱上偏置高电位降低对地寄生电容。

为实现上述目的，本发明提供了如下技术方案：

第一方面，本申请提供了一种高速开关结构，包括：

P型衬底、浅槽隔离及深槽环，

所述P型衬底上设置有P型衬底有源引出端以及深N阱隔离边界，所述浅槽隔离设置于所述P型衬底有源引出端的内侧，所述深槽环设置于所述浅槽隔离的内侧；

更优的，所述深槽环内部包含有所述深N阱隔离边界，且所述深槽环内侧设置有深N阱隔离有源区引出端。

优选的，所述深N阱隔离有源区引出端内侧设置有P型体区和深N阱隔离边界；

更优的，所述P型体区和深N阱隔离的边界的内侧还依次包括：P型体区的有源引出端、源有源区和漏有源区以及的多晶硅栅极。

优选的，所述深槽环的深度为5-120μm，深槽环的宽度为5-50μm。

优选的，所述深槽环的侧壁与深槽环底部夹角在90-135°，所述深槽环侧壁与深槽环顶部硅水平表面夹角也在90-135°。

第二方面，本发明题提供了一种高速开关制备方法，所述制备方法包括：

S1、形成MOS开关管的隔离深N阱和有源区以及标准化N阱和P阱的注入和扩散；

S2、淀积第一薄膜于所述深N阱外做为深槽环的硬掩模，涂覆光刻胶于所述第一薄膜进行深槽环图形光刻后，以形成深槽环，其中，深槽环内包含所述P型衬底上的深N阱隔离边界的侧壁，且所述深槽环内侧设置有深N阱隔离有源区引出端；

S3、移除所述光刻胶和硬掩模，热生长一层薄氧化层作为过渡层，淀积低介电常数介质填充深槽环，然后进行刻蚀或者化学机械平坦化；