[发明专利]掩膜板以及三维存储器的制作方法

说明书

本发明提供了一种掩膜板以及三维存储器的制作方法。该掩膜板中的对准图形包括多个对准单元，对准单元沿第一方向间隔设置，相邻对准单元之间的最小间距为H₁，各对准单元由沿第二方向间隔设置的多个对准区域组成，相邻对准区域之间的最小间距为H₂，H₁大于H₂，各对准区域具有在第一方向上的第一长度以及在第二方向上的第二长度，第一长度与第二长度之比大于1，第一方向与第二方向之间具有夹角。在相同尺寸的对准图形的前提下，本申请能够将传统的掩膜板中位于对准单元中同一行的对准区域连通，通过扩展其中对准区域的尺寸，使得利用该掩膜板形成的对位孔能够保证填充足够的导电材料，保证了后续光刻工艺中的对准信号，提高了对准效果。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种掩膜板以及三维存储器的制作方法。

背景技术

现有技术中，闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了三维的闪存存储器(3D NAND)。

在3D NAND闪存结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构。3D NAND存储器阵列中的堆叠结构通常包括核心阵列区域和台阶区域，台阶区域中分布有台阶结构和与台阶结构连接的导电触点，通常通过在台阶结构上覆盖具有接触孔(TSV)的介质层，并在接触孔中形成与导电触点连接的互连层，将存储器阵列与外围电路键合连接。

现有技术中通常采用SADP工艺形成上述接触孔，SADP工艺对对准的要求较高，为了得到更好的对准效果，光刻工艺中所采用的掩膜板在设计时会对对准图形(8um或8.8um)进行分割，然而，上述对准图形通常被分割成尺寸较小的小孔阵列，导致导电材料填充较少，从而影响后续用于形成的导电层的掩膜板的对准信号，进而导致对准的效果很差，甚至出现wafer reject(晶圆对准失效)的现象。

发明内容

本发明的主要目的在于提供一种掩膜板以及三维存储器的制作方法，以解决现有技术中掩膜板的对准图形易导致后续采用的掩膜板的对准信号较差的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种掩膜板，包括对准图形，用于通过曝光光源，该对准图形包括多个对准单元，对准单元沿第一方向间隔设置，相邻对准单元之间的最小间距为H₁，各对准单元由沿第二方向间隔设置的多个对准区域组成，相邻对准区域之间的最小间距为H₂，H₁大于H₂，各对准区域具有在第一方向上的第一长度以及在第二方向上的第二长度，第一长度与第二长度之比大于1，第一方向与第二方向之间具有夹角。

进一步地，相邻对准单元通过第一遮光区域间隔设置，同一对准单元中相邻的对准区域通过第二遮光区域间隔设置，第一遮光区域与第二遮光区域连通。

进一步地，第二长度与H₂之比为1：1～4：1。

进一步地，同一对准单元中相邻的对准区域等间距设置。

进一步地，第一长度与第二长度之比为3：1～30：1。

进一步地，各对准区域的面积为0.2～3μm²。

进一步地，第一方向与第二方向垂直。

进一步地，H₁：H₂≥3。

进一步地，相邻对准单元等间距设置。