[发明专利]多测试通道优先级自适应仲裁方法和存储器访问控制器

权利要求书

1.一种存储器访问控制器，其特征在于，所述存储器访问控制器包括：多个一级写缓存单元、多级写仲裁单元、二级写缓存单元、读写仲裁单元和读缓存单元；

每个所述一级写缓存单元连接一个测试通道，用于缓存所述测试通道的写操作数据；

所述多级写仲裁单元中每两个前一级的写仲裁单元连接一个后一级的写仲裁单元；所述多级写仲裁单元中每个首级的写仲裁单元连接两个所述一级写缓存单元，用于根据两个所述一级写缓存单元提交的仲裁数据进行仲裁，并根据赢得仲裁的一级写缓存单元提交的仲裁数据向后一级的写仲裁单元发起写操作优先级仲裁；所述多级写仲裁单元中后一级的写仲裁单元用于根据两个前一级的写仲裁单元提交的仲裁数据进行仲裁，并根据赢得仲裁的前一级的写仲裁单元提交的仲裁数据向后一级的写仲裁单元发起写操作优先级仲裁；所述多级写仲裁单元中末级的写仲裁单元用于根据两个前一级的写仲裁单元提交的仲裁数据进行仲裁，确定赢得本次仲裁的一级写缓存单元；

所述读写仲裁单元分别连接所述二级写缓存单元和所述读缓存单元；

所述二级写缓存单元连接多个所述一级写缓存单元，用于接收赢得本次仲裁的一级写缓存单元发送的写操作数据，并向所述读写仲裁单元发起读写操作优先级仲裁；

所述读缓存单元，用于在所述读缓存单元非空的情况下向所述读写仲裁单元发起读写操作优先级仲裁；

所述读写仲裁单元，用于对所述二级写缓存单元和所述读缓存单元进行读写操作优先级仲裁，并将仲裁结果发送给存储器的读写控制器。

2.根据权利要求1所述的存储器访问控制器，其特征在于，所述读缓存单元包括：

读数据缓存子单元，用于缓存所述读写控制器返回的读数据；

读操作地址缓存子单元，用于缓存测试通道的读操作地址；

读操作标识信息缓存子单元，用于缓存所述读操作地址对应的读测试通道的标识信息。

3.根据权利要求1所述的存储器访问控制器，其特征在于，所述存储器访问控制器还包括：

监控单元，分别耦合至每个所述一级写缓存单元，用于监控每个所述一级写缓存单元所对应的裕量值是否达到预设裕量值，若是，则确定裕量值达到所述预设裕量值的一级写缓存单元，并生成该一级写缓存单元的告警信息。

4.根据权利要求3所述的存储器访问控制器，其特征在于，所述存储器访问控制器还包括：

裕量调整单元，用于调整与所述告警信息所对应的一级写缓存单元的深度。

5.一种多测试通道优先级自适应仲裁方法，应用于如权利要求1至4中任一项所述的存储器访问控制器，其特征在于，所述方法包括：

多个一级写缓存单元缓存多个测试通道的写操作数据，其中，每一个所述一级写缓存单元缓存一个测试通道的写操作数据；

所述多级写仲裁单元中每个首级的写仲裁单元连接根据两个所述一级写缓存单元提交的仲裁数据进行仲裁，并根据赢得仲裁的一级写缓存单元提交的仲裁数据向后一级的写仲裁单元发起写操作优先级仲裁；

所述多级写仲裁单元中后一级的写仲裁单元根据两个前一级的写仲裁单元提交的仲裁数据进行仲裁，并根据赢得仲裁的前一级的写仲裁单元提交的仲裁数据向后一级的写仲裁单元发起写操作优先级仲裁；

所述多级写仲裁单元中末级的写仲裁单元根据两个前一级的写仲裁单元提交的仲裁数据进行仲裁，确定赢得本次仲裁的一级写缓存单元；

所述二级写缓存单元接收所述赢得本次仲裁的一级写缓存单元发送的写操作数据，并向所述读写仲裁单元发起读写操作优先级仲裁；

在所述读缓存单元非空的情况下，所述读缓存单元向所述读写仲裁单元发起读写操作优先级仲裁；

所述读写仲裁单元对所述二级写缓存单元和所述读缓存单元进行读写操作优先级仲裁，并将仲裁结果发送给存储器的读写控制器。