[发明专利]片上时钟控制装置、芯片、芯片测试系统和测试方法

说明书

本申请公开一种片上时钟控制装置、芯片、芯片测试系统和测试方法。片上时钟控制装置包括信号输出模块，包括输入扫描寄存器和输出扫描寄存器，所述输入扫描寄存器用于从所述芯片接收输入信号，所述输入信号包括转换时钟信号和功能时钟信号，所述输出扫描寄存器用于根据所述转换时钟信号和所述功能时钟信号，分别输出第一测试信号和第二测试信号到频率相同的一个或多个所述时域电路中的待测试扫描寄存器，所述第一测试信号和所述第二测试信号依次对所述待测试扫描寄存器进行复位，以使得所述待测试扫描寄存器生成表征故障情况的测试结果信号。片上时钟控制装置只只需与一个或多个频率相同的时域电路连接以进行测试，无需与其他频率不同的时域电路连接，走线长度较短，布局简单，克服了时序难以收敛的问题。

技术领域

本申请涉及芯片技术领域，尤其是涉及一种用于测试芯片的时域电路的片上时钟控制装置、芯片、芯片测试系统和由片上时钟控制装置使用的测试方法。

背景技术

随着芯片的测试频率的提高和系统时钟的增加及测试机台频率的限制，在芯片测试时，已经无法采用从外部输入多个高频时钟进行测试的方式，因此目前一般通过片上时钟控制电路(On-chip clock control，OCC)进行测试，然而，测试过程中芯片的不同频率的时域电路均共用同一控制逻辑电路进行测试信号的控制，导致该控制逻辑电路需要与所有的时域电路均通过走线连接，使得走线长度过长，布局困难，且时序难以收敛。

发明内容

本申请的实施方式提供一种用于测试芯片的时域电路的片上时钟控制装置、芯片、芯片测试系统和由片上时钟控制装置使用的测试方法。

本申请实施方式的用于测试芯片的时域电路的片上时钟控制装置包括信号输出模块，所述信号输出模块包括输入扫描寄存器和输出扫描寄存器，所述输入扫描寄存器用于从所述芯片接收输入信号，所述输入信号包括转换时钟信号和功能时钟信号，所述输出扫描寄存器用于根据所述转换时钟信号和所述功能时钟信号，分别输出第一测试信号和第二测试信号到频率相同的一个或多个所述时域电路中的待测试扫描寄存器，所述第一测试信号和所述第二测试信号依次对所述待测试扫描寄存器进行复位，以使得所述待测试扫描寄存器生成表征故障情况的测试结果信号。

本申请实施方式的芯片包括片上时钟控制装置和时域电路。所述片上时钟控制装置设置在所述时域电路上。所述片上时钟控制装置包括信号输出模块，所述信号输出模块包括输入扫描寄存器和输出扫描寄存器，所述输入扫描寄存器用于从所述芯片接收输入信号，所述输入信号包括转换时钟信号和功能时钟信号，所述输出扫描寄存器用于根据所述转换时钟信号和所述功能时钟信号，分别输出第一测试信号和第二测试信号到频率相同的一个或多个所述时域电路中的待测试扫描寄存器，所述第一测试信号和所述第二测试信号依次对所述待测试扫描寄存器进行复位，以使得所述待测试扫描寄存器生成表征故障情况的测试结果信号。

本申请的芯片测试系统包括芯片和处理器，所述处理器与所述芯片连接，所述处理器用于获取所述测试结果信号，并将所述测试结果信号与预设的标准信号进行比对，以确定所述待测试扫描寄存器的故障信息。所述芯片包括片上时钟控制装置和时域电路。所述片上时钟控制装置设置在所述时域电路上。所述片上时钟控制装置包括信号输出模块，所述信号输出模块包括输入扫描寄存器和输出扫描寄存器，所述输入扫描寄存器用于从所述芯片接收输入信号，所述输入信号包括转换时钟信号和功能时钟信号，所述输出扫描寄存器用于根据所述转换时钟信号和所述功能时钟信号，分别输出第一测试信号和第二测试信号到频率相同的一个或多个所述时域电路中的待测试扫描寄存器，所述第一测试信号和所述第二测试信号依次对所述待测试扫描寄存器进行复位，以使得所述待测试扫描寄存器生成表征故障情况的测试结果信号。