[发明专利]芯片

权利要求书

1.一种芯片，包括：

一基板，具有多个线路区及一第一非线路区，其中该第一非线路区设置于该些线路区之间；

多个功能区域，分别设置于该基板的该些线路区上，其中一该功能区域包括一薄膜晶体管，且该薄膜晶体管具有一源漏极、一栅极及一半导体图案；

至少一第一绝缘层，设置于该薄膜晶体管的该源漏极、该栅极及该半导体图案的至少二者之间，其中该至少一第一绝缘层具有多个第一贯孔及多个实体部，该些第一贯孔及该些实体部交替排列且定义一参考轨迹，该参考轨迹的至少一部分位于该基板的该第一非线路区上；以及

一第二绝缘层，设置于该薄膜晶体管上，且具有多个第一凹陷，其中该第二绝缘层的该些第一凹陷分别重叠于该至少一第一绝缘层的该些第一贯孔，

其中一导电胶设置一天线与该芯片的该第二绝缘层之间，且至少部分的该导电胶位于该芯片的该第二绝缘层的该些第一凹陷中。

2.如权利要求1所述的芯片，还包括：

一缓冲层，设置于该薄膜晶体管与该基板之间，其中该缓冲层具有多个第一贯孔及多个实体部，该缓冲层的该些第一贯孔分别重叠于该至少一第一绝缘层的该些第一贯孔，且该缓冲层的该些实体部分别重叠于该至少一第一绝缘层的该些实体部。

3.如权利要求1所述的芯片，其中该至少一第一绝缘层的该些实体部分别具有多个凹陷，该第二绝缘层具有多个第二凹陷，且该第二绝缘层的该些第二凹陷分别重叠于该至少一第一绝缘层的该些实体部的该些凹陷。

4.如权利要求3所述的芯片，还包括：

一缓冲层，设置于该薄膜晶体管与该基板之间，其中该缓冲层具有多个第一贯孔及多个实体部，该缓冲层的该些第一贯孔重叠于该至少一第一绝缘层的该些第一贯孔，该缓冲层的该些实体部分别重叠于该至少一第一绝缘层的该些实体部，该缓冲层的该些实体部分别具有多个凹陷，且该至少一第一绝缘层的该些实体部的该些凹陷分别重叠于该缓冲层的该些实体部的该些凹陷。

5.如权利要求3所述的芯片，其中至少部分的该导电胶位于该芯片的该第二绝缘层的该些第二凹陷中。

6.如权利要求3所述的芯片，其中该第二绝缘层的一该第二凹陷的深度小于该第二绝缘层的一该第一凹陷的深度。

7.如权利要求1所述的芯片，其中该至少一第一绝缘层还具有至少一第二贯孔，该至少一第一绝缘层的该至少一第二贯孔位于该参考轨迹的末端；该第二绝缘层还具有一贯孔，且该第二绝缘层的该贯孔重叠于该至少一第一绝缘层的该至少一第二贯孔。

8.如权利要求7所述的芯片，还包括：

一缓冲层，设置于该薄膜晶体管与该基板之间，其中该缓冲层具有一第二贯孔，且该缓冲层的该第二贯孔重叠于该至少一第一绝缘层的该第二贯孔。

9.如权利要求7所述的芯片，其中至少部分的该导电胶位于该第二绝缘层的该贯孔及该至少一第一绝缘层的该至少一第二贯孔中。

10.如权利要求7所述的芯片，其中该至少一第一绝缘层的该至少一第二贯孔的面积大于该至少一第一绝缘层的一该第一贯孔的面积。

11.如权利要求7所述的芯片，其中该至少一第二绝缘层的该贯孔的面积大于该至少一第一绝缘层的一该第一贯孔的面积。

12.如权利要求7所述的芯片，其中该基板还具有一第二非线路区，该第二非线路区位于该些线路区及该第一非线路区外，该参考轨迹还延伸至该基板的该第二非线路区上，且该至少一第一绝缘层的该至少一第二贯孔及该第二绝缘层的该贯孔位于该基板的该第二非线路区上。