[发明专利]浅沟槽隔离结构的顶角圆化方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种浅沟槽隔离结构的顶角圆化方法。包括：提供半导体硅衬底，刻蚀半导体硅衬底形成浅沟槽结构；在浅沟槽结构的内壁上形成第一氧化层；在浅沟槽结构的第一氧化层表面上生长形成氮化硅层；向生长形成有氮化硅层的浅沟槽隔离结构中，填充隔离介质层；去除位于浅沟槽结构顶角周侧的氮化硅层，使得剩余氮化硅层的顶端与半导体硅衬底上表面之间形成高度差，使得浅沟槽结构顶角周侧与隔离介质层之间形成凹槽；去除位于凹槽中的第一氧化层，使得位于凹槽中的半导体硅衬底表面外露；通过湿氧氧化工艺，使得外露于凹槽中的半导体硅衬底与氧气反应，使得浅沟槽结构顶角位置处的半导体硅衬底圆化。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种浅沟槽隔离结构的顶角圆化方法。

背景技术

由于CMOS技术和工艺的迅速发张，在固态图像传感器领域里，CIS(CMOS ImageSensor，互补金属氧化物半导体图像传感器)芯片，即CMOS图像传感器得到了广泛地应用。

为了适应计算机、通信及消费电子的需求，CIS产品的性能也需要持续提升，随着半导体集成电路集成度的不断提升，CIS器件像素区的尺寸要求逐渐减小，尺寸更小的CIS产品对器件漏电变的更为敏感，其中元胞区漏电会对CIS产品MOS的工作电压、静态损耗性能产生不利影响。

尤其对于55nm及以下的CIS产品，其像素区的缩小会导致有源区的密集程度变大，进而MOS管沟道宽度变小，容易使得浅槽隔离结构(Shallow Trench Isolation，STI)顶角位置处的电场集中，从而出现反窄沟道效应(Reversenarrow Width Effect,RNWE)，从而需要对STI顶角位置实现圆化，以降低顶角位置因电场集中而发生漏电的问题。

但是针对55nm及以下的产品开发过程中，通常采用原位水蒸气工艺(ISSG，In-Situ Steam Generation)产生氧化物填充形成该STI结构，但是对由ISSG工艺制作的STI结构，其顶角圆化效果不明显，无法满足55nm的CIS开发需求。

发明内容

本申请提供了一种浅沟槽隔离结构的顶角圆化方法，可以解决相关技术中顶角圆化效果不明显的问题。

本申请一种浅沟槽隔离结构的顶角圆化方法，其特征在于，所述浅沟槽隔离结构的顶角圆化方法包括：

提供半导体硅衬底，刻蚀所述半导体硅衬底形成浅沟槽结构；

在所述浅沟槽结构的内壁上形成第一氧化层；

在所述浅沟槽结构的第一氧化层表面上生长形成氮化硅层；

向生长形成有氮化硅层的浅沟槽隔离结构中，填充隔离介质层；

去除位于所述浅沟槽结构顶角周侧的氮化硅层，使得剩余氮化硅层的顶端与所述半导体硅衬底上表面之间形成高度差，使得所述浅沟槽结构顶角周侧与所述隔离介质层之间形成凹槽；

去除位于所述凹槽中的第一氧化层，使得位于所述凹槽中的半导体硅衬底表面外露；

通过湿氧氧化工艺，使得外露于所述凹槽中的所述半导体硅衬底与氧气反应，使得所述浅沟槽结构顶角位置处的半导体硅衬底圆化。

可选的，所述去除位于所述浅沟槽结构顶角周侧的氮化硅层，使得剩余氮化硅层的顶端与所述半导体硅衬底上表面之间形成高度差，所述浅沟槽结构顶角周侧与所述隔离介质层之间形成凹槽；的步骤，包括：

通过第一湿法刻蚀剂，刻蚀去除贴附在所述隔离介质层顶角周侧的氮化硅层，使得剩余氮化硅层的顶端与所述半导体硅衬底上表面之间形成高度差，所述隔离介质层的顶角周侧形成凹槽。

可选的，所述第一湿法刻蚀剂包括热磷酸。