[发明专利]高速电平移位器

说明书

本文中所揭示的实施例涉及高速电平移位器。具体来说，所述电平移位器包含第一串联晶体管布置以使第一晶体管偏移。所述电平移位器还包含第二串联晶体管布置以使第二晶体管偏移。所述第一串联晶体管布置与所述第二串联晶体管布置相反。所述第一串联晶体管布置的输出经耦合到第一节点且基于输入信号来将所述第一节点选择性地耦合到第一电压。所述第二串联晶体管布置的输出经耦合到第二节点且基于输入信号来将所述第二节点耦合到所述第一电压。所述第一节点及所述第二节点在不同时间耦合到所述第一电压。所述串联晶体管布置实现比常规电平移位器更快的电平移位。

技术领域

本发明的实施例大体上涉及半导体装置的领域。更具体来说，本发明的实施例涉及一种高速电压电平移位器。

背景技术

半导体装置(例如，存储器装置)可利用电平移位器。例如，动态随机存取存储器(DRAM)装置可使用电平移位器以允许DRAM装置的集成电路(IC)之间的兼容性。例如，DRAM装置的第一IC可利用第一电压(约1.8伏)，而DRAM装置的第二IC利用第二电压(3.3伏)。为了使第一IC及第二IC能够兼容以用于同一DRAM装置中，电平移位器可将第一IC的输出增加到第二电压以供第二IC使用。然而，电平移位器可能是速度受限的且不适用于一些高速操作。

本发明的实施例可旨在解决上文所阐述的一或多个问题。

发明内容

根据本申请案的一个方面，提供一种电压电平移位器。所述电压电平移位器包括：输入，其经配置以接收数据信号；第一节点，其经配置以提供所述电压电平移位器的输出；第一晶体管，其经耦合到所述第一节点且经配置以基于所述数据信号来将所述第一节点选择性地耦合到第一电压电平；第二晶体管，其经耦合到所述第一节点；第三晶体管，其经耦合到所述第二晶体管及第二电压电平，其中所述第三晶体管经配置以在比所述数据信号的脉冲的持续时间短的周期内在所述第二晶体管与所述第二电压电平之间提供第一相对强的连接；及第四晶体管，其与所述第三晶体管并联地耦合到所述第二晶体管及所述第二电压电平，其中所述第四晶体管经配置以由于所述第四晶体管小于所述第一晶体管而在所述第二晶体管与所述第二电压电平之间提供相对弱的连接，从而在所述第四晶体管及所述第一晶体管均被激活时使所述第一晶体管能够压制所述相对弱的连接且将所述第一节点移动到所述第一电压电平。

根据本申请案的另一方面，提供一种存储器装置。所述存储器装置包括：多个存储器存储体；命令接口，其包括多个电路且经配置以接收多个信号，其中所述多个信号引起所述存储器装置对所述多个存储器存储体执行操作；及电压电平移位器，其经耦合到所述命令接口，其中所述电压电平移位器包括并联电平移位器，每一并联电平移位器包括：输入，其经配置以接收所述多个信号中的数据信号；节点，其经配置以提供所述电压电平移位器的输出；第一晶体管，其经耦合到所述节点且经配置以基于所述数据信号来将所述节点选择性地耦合到第一电压电平；第二晶体管，其经耦合到所述节点且经配置以将所述节点耦合到第二电压电平；及第三晶体管，其经耦合到所述节点且经配置以将所述节点耦合到所述第二电压电平，其中与所述节点和所述第二电压电平之间经由所述第二晶体管的相对强的连接相比，所述第三晶体管在所述节点与所述第二电压电平之间提供相对弱的连接。

根据本申请案的又一方面，提供一种方法。所述方法包括：接收逻辑输入；使用第一晶体管将第一节点上拉到第一电压；在延迟已逝去之后，停止使用所述第一晶体管进行的所述上拉；在停止所述上拉之后，经由第二晶体管将所述第一节点维持在所述第一电压；及通过使用下拉晶体管压制所述第二晶体管来将所述第一节点下拉到第二电压。

附图说明

图1是说明根据本发明的实施例的存储器装置的一些特征的简化框图。

图2是电压电平移位器的电路图。

图3是根据本发明的实施例的高速电压电平移位器的电路图。

图4是根据本发明的实施例的具有用于平衡传播延迟的附加电路系统的图3的高速电平移位器的电路图。

具体实施方式