[发明专利]多基准驱动的流水线ADC架构

权利要求书

1.一种多基准驱动的流水线ADC架构，包括若干依次连接的MDAC模块以及用于驱动MDAC模块的基准驱动电路；其特征是：

所述基准驱动电路包括能对前级的MDAC模块驱动的前级基准驱动电路以及至少一个能对后级的MDAC模块驱动的后级基准驱动电路，其中，前级基准驱动电路与前级的MDAC模块适配连接，一后级基准驱动电路与后级的MDAC模块中一后级的MDAC模块适配连接，或一后级基准驱动电路能与后级的MDAC模块中多个依次连接的MDAC模块适配连接，且所述前级基准驱动电路与后级基准驱动电路的数量之和不大于MDAC模块的数量之和。

2.根据权利要求1所述的多基准驱动的流水线ADC架构，其特征是：所述前级基准驱动电路包括NMOS管MN1以及NMOS管MN2，其中，NMOS管MN1的栅极端、NMOS管MN2的栅极端均与运算放大器U1A的输出端连接，NMOS管MN1的漏极端以及NMOS管MN2的漏极端均与驱动电源VDD连接，NMOS管MN1的源极端与运算放大器U1A的反相端以及NMOS管MN3的漏极端连接，NMOS管MN2的源极端与NMOS管MN4的漏极端连接，且NMOS管MN2的源极端与NMOS管MN4的漏极端相互连接后能形成基准驱动输出端VREFP1；

NMOS管MN3的栅极端以及NMOS管MN4的栅极端均与运算放大器U1B的输出端连接，NMOS管MN3的源极端与运算放大器U1B的反相端以及NMOS管MN5的漏极端连接，NMOS管MN4的源极端与NMOS管MN6的漏极端连接，且NMOS管MN4的源极端与NMOS管MN6的漏极端相互连接后能形成基准驱动输出端VREFN1；

NMOS管MN5的的栅极端以及NMOS管MN6的栅极端均与控制信号VB1连接，NMOS管MN5的源极端以及NMOS管MN6的源极端接地。

3.根据权利要求1所述的多基准驱动的流水线ADC架构，其特征是：所述基准驱动电路包括基础电路部以及与所述基础电路部适配连接的驱动连接部，所述驱动连接部包括若干与基础电路部呈镜像状态的驱动连接电路，驱动连接部内的驱动连接电路与基础电路部适配连接，且驱动连接部内的驱动连接电路相互并联，通过一驱动连接电路能形成前级基准驱动电路，其余的驱动连接电路能形成所需的后级基准驱动电路；

基础电路部包括NMOS管MN7、NMOS管MN8以及NMOS管MN9，其中，NMOS管MN7的漏极端与驱动电源VDD连接，NMOS管MN7的栅极端与运算放大器U2A的输出端连接，运算放大器U2A的同相端接差分信号VREF+，运算放大器U2A的反相端与NMOS管MN7的源极端以及NMOS管MN8的漏极端连接，NMOS管MN8的栅极端与运算放大器U2B的输出端连接，运算放大器U2B的同相端接收差分信号VREF-，运算放大器U2B的反相端与NMOS管MN8的源极端以及NMOS管MN9的漏极端连接，NMOS管MN9的源极端接地，NMOS管的栅极端接收控制信号VB2。