[发明专利]多基准驱动的流水线ADC架构

说明书

本发明涉及一种多基准驱动的流水线ADC架构，其包括若干依次连接的MDAC模块以及用于驱动MDAC模块的基准驱动电路；所述基准驱动电路包括能对前级的MDAC模块驱动的前级基准驱动电路以及至少一个能对后级的MDAC模块驱动的后级基准驱动电路，其中，前级基准驱动电路与前级的MDAC模块适配连接，一后级基准驱动电路与后级的MDAC模块中一后级的MDAC模块适配连接，或一后级基准驱动电路能与后级的MDAC模块中多个依次连接的MDAC模块适配连接，且所述前级基准驱动电路与后级基准驱动电路的数量之和不大于MDAC模块的数量之和。本发明在保持ADC模块建立精度的基础上，能降低基准驱动的能力要求，简化基准驱动的结构，提高适应范围，安全可靠。

技术领域

本发明涉及一种流水线ADC架构，尤其是一种多基准驱动的流水线ADC架构，属于流水线ADC的技术领域。

背景技术

在流水线ADC中，包括多个依次连接MDAC模块组成，图1中示出了包括N个MDAC模块的情况，具体为：依次连接的第1级MDAC模块、第2级MDAC模块，……，第N级MDAC模块。在现有的流水线ADC模块中，所有MDAC模块共用一套基准驱动电路。流水线ADC开始工作的时，由于所有的MDAC模块都共用同一套基准驱动电路，所以每个MDAC模块都有相同建立精度。但实际工作中，流水线ADC内MDAC模块的建立精度要求是不一样的，前级的MDAC模块对建立精度的要求越高，后级的MDAC模块对建立精度的要求越低。

因此，基于流水线ADC在工作中的实际情况，如果流水线ADC采用同一套基准驱动电路，那么所有的MDAC模块的建立精度都以第1级MDAC模块的精度为准，这样加重了基准驱动电路的驱动能力要求，即实际上会导致基准驱动电路存在驱动能力的浪费，也会导致基准驱动电路的复杂度，增加整个流水线ADC的成本。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种多基准驱动的流水线ADC架构，其在保持ADC模块建立精度的基础上，能降低基准驱动的能力要求，简化基准驱动的结构，提高适应范围，安全可靠。

按照本发明提供的技术方案，所述多基准驱动的流水线ADC架构，包括若干依次连接的MDAC模块以及用于驱动MDAC模块的基准驱动电路；

所述基准驱动电路包括能对前级的MDAC模块驱动的前级基准驱动电路以及至少一个能对后级的MDAC模块驱动的后级基准驱动电路，其中，前级基准驱动电路与前级的MDAC模块适配连接，一后级基准驱动电路与后级的MDAC模块中一后级的MDAC模块适配连接，或一后级基准驱动电路能与后级的MDAC模块中多个依次连接的MDAC模块适配连接，且所述前级基准驱动电路与后级基准驱动电路的数量之和不大于MDAC模块的数量之和。

所述前级基准驱动电路包括NMOS管MN1以及NMOS管MN2，其中，NMOS管MN1的栅极端、NMOS管MN2的栅极端均与运算放大器U1A的输出端连接，NMOS管MN1的漏极端以及NMOS管MN2的漏极端均与驱动电源VDD连接，NMOS管MN1的源极端与运算放大器U1A的反相端以及NMOS管MN3的漏极端连接，NMOS管MN2的源极端与NMOS管MN4的漏极端连接，且NMOS管MN2的源极端与NMOS管MN4的漏极端相互连接后能形成基准驱动输出端VREFP1；

NMOS管MN3的栅极端以及NMOS管MN4的栅极端均与运算放大器U1B的输出端连接，NMOS管MN3的源极端与运算放大器U1B的反相端以及NMOS管MN5的漏极端连接，NMOS管MN4的源极端与NMOS管MN6的漏极端连接，且NMOS管MN4的源极端与NMOS管MN6的漏极端相互连接后能形成基准驱动输出端VREFN1；

NMOS管MN5的的栅极端以及NMOS管MN6的栅极端均与控制信号VB1连接，NMOS管MN5的源极端以及NMOS管MN6的源极端接地。