[发明专利]半导体器件及其制备方法

说明书

本发明提供了一种半导体器件，包括：衬底；设置于衬底上方且由绝缘层和栅极层交替层叠的堆叠层，堆叠层沿平行于衬底的第一横向区分有过渡沟道柱区、以及位于过渡沟道柱区旁边的虚拟沟道柱区；形成于堆叠层中且分别位于过渡沟道柱区与虚拟沟道柱区的过渡沟道柱阵列以及虚拟沟道柱阵列，过渡沟道柱阵列以及虚拟沟道柱阵列分别包括在第一横向与在垂直于第一横向的第二横向上呈阵列排列的多个过渡沟道柱以及多个虚拟沟道柱；形成于堆叠层中并沿第二横向延伸，且设置于过渡沟道柱阵列与虚拟沟道柱阵列之间的栅极隔槽，该栅极隔槽的设置，有效地避免了因过渡沟道柱中的电荷对虚拟沟道柱的吸引力，而使虚拟沟道柱变形，导致半导体器件产生漏电流的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。

在三维存储器的制备中，主要是通过在衬底上形成堆叠结构，并在衬底平面方向上将堆叠结构划分为存储区(core region)以及台阶区(stair-step region)，在存储区以及台阶区，会设置若干沟道孔(Channel Hole，CH)，并分别填充对应的材料以实现存储功能和支撑功能。

现有技术下，为了降低工艺难度，会先制作存储区的沟道孔，然后再制作台阶区的沟道孔。但是，由于存储区的沟道孔先刻蚀成形并填实，此时会有电荷储存在存储区的沟道孔中，当进行台阶区的沟道孔刻蚀时，存储区沟道孔中的电荷对台阶区的沟道孔会产生吸引力的作用，从而导致台阶区的沟道孔变形，这种变形会使得半导体器件产生漏电流，对器件的性能造成影响。

发明内容

本发明提供了一种半导体器件及其制备方法，有效地解决了半导体器件的存储区沟道柱的吸引力造成其台阶区沟道柱变形，而使得半导体器件产生漏电流，对器件的性能造成影响的问题。

为了解决上述问题，本发明提供了一种半导体器件，所述半导体器件包括：

衬底；

堆叠层，设置于所述衬底上方且由绝缘层和栅极层交替层叠而成，所述堆叠层沿平行于所述衬底的第一横向区分有过渡沟道柱区、以及位于所述过渡沟道柱区旁边的虚拟沟道柱区；

过渡沟道柱阵列，形成于所述堆叠层中且位于所述过渡沟道柱区，并包括在所述第一横向与在平行于所述衬底且垂直于所述第一横向的第二横向上呈阵列排列的多个过渡沟道柱；

虚拟沟道柱阵列，形成于所述堆叠层中且位于所述虚拟沟道柱区，并包括在所述第一横向与所述第二横向上呈阵列排列的多个虚拟沟道柱；

栅极隔槽，形成于所述堆叠层中并沿所述第二横向延伸，且设置于所述过渡沟道柱阵列与所述虚拟沟道柱阵列之间。

进一步优选的，所述虚拟沟道柱设置于所述堆叠层所形成的阶梯区。

进一步优选的，所述栅极隔槽包括多个且沿所述第一横向间隔排布，并由所述过渡沟道柱阵列向所述虚拟沟道柱阵列的方向上的排布密度逐渐减小。

进一步优选的，所述栅极隔槽包括多个且沿所述第二横向间隔排布而呈虚线形。

进一步优选的，所述半导体器件还包括栅线狭缝，所述栅线狭缝沿垂直于所述衬底的纵向贯穿所述堆叠层，且沿所述第一横向延伸。

进一步优选的，所述栅极隔槽与所述栅线狭缝的材料相同。

进一步优选的，所述栅极隔槽在所述第一横向上的截面形状包括矩形、梯形、半圆形其中至少之一，且所述栅极隔槽面向所述虚拟沟道柱阵列的一侧为一平面。