[发明专利]防暗流CIS浅沟槽隔离结构及其制作方法

说明书

本申请涉及半导体集成电路技术领域，具体涉及一种防暗流CIS浅沟槽隔离结构及其制作方法。其中，结构包括：浅沟槽结构，所述浅沟槽结构由半导体衬底层的上表面向下延伸，将CIS器件相邻两个像素单元隔离开；氧化膜，所述氧化膜覆盖在所述浅沟槽结构的内壁上；负电荷吸附膜，所述负电荷吸附膜覆盖在所述氧化膜上，用于吸附阻挡像素单元中漂移的负电荷；隔离介质层；在所述浅沟槽结构中，覆盖在所述氧化膜上的负电荷吸附膜包围形成容置空间，所述隔离介质层填充在所述容置空间中。该方法能够制作出该防暗流CIS浅沟槽隔离结构。本申请提供的防暗流CIS浅沟槽隔离结构及其制作方法，可以解决相关技术中浅沟槽隔离结构暗电流的问题。

技术领域

本申请涉及半导体集成电路技术领域，具体涉及一种防暗流CIS浅沟槽隔离结构及其制作方法。

背景技术

由于CMOS技术和工艺的迅速发张，在固态图像传感器领域里，CIS(CMOS ImageSensor，互补金属氧化物半导体图像传感器)芯片，即CMOS图像传感器得到了广泛地应用。

为了适应计算机、通信及消费电子的需求，CIS产品的性能也需要持续提升，随着半导体集成电路集成度的不断提升，CIS器件像素区的尺寸要求逐渐减小。

尤其对于55nm以下的CIS产品，像素区尺寸缩小，使得浅槽隔离结构(ShallowTrench Isolation，STI)无法束缚有源区中的电子，而导致暗电流的产生，从而对 CIS器件像素的质量产生不利影响。

发明内容

本申请提供了一种防暗流CIS浅沟槽隔离结构及其制作方法，可以解决相关技术中浅沟槽隔离结构暗电流的问题。

作为本申请的第一方面，提供一种防暗电流CIS浅沟槽隔离结构，所述防暗电流CIS浅沟槽隔离结构包括：

浅沟槽结构，所述浅沟槽结构由半导体衬底层的上表面向下延伸，将CIS器件相邻两个像素单元隔离开；

氧化膜，所述氧化膜覆盖在所述浅沟槽结构的内壁上；

负电荷吸附膜，所述负电荷吸附膜覆盖在所述氧化膜上，用于吸附阻挡像素单元中漂移的负电荷；

隔离介质层；在所述浅沟槽结构中，覆盖在所述氧化膜上的负电荷吸附膜包围形成容置空间，所述隔离介质层填充在所述容置空间中。

可选的，所述氧化膜通过原位水蒸气工艺制作形成。

可选的，所述负电荷吸附膜的材质包括氮化硅。

可选的，位于所述浅沟槽结构顶角位置处的负电荷吸附膜形成凹陷，所述凹陷中填充有热氧化层。

作为本申请的第二方面，提供一种防暗电流CIS浅沟槽隔离结构的制作方法，所述防暗电流CIS浅沟槽隔离结构的制作方法包括：

提供基底，所述基底包括半导体衬底层；在所述半导体衬底层上，由下至上依次设有二氧化硅层和氮化硅层；

从所述基底的上表面向下刻蚀，在所述半导体衬底层中形成浅沟槽结构；

通过氧化工艺，在所述基底的上表面和所述浅沟槽结构的内壁上形成氧化膜；

在所述氧化膜上沉积形成负电荷吸附膜；在所述浅沟槽结构中，覆盖在所述氧化膜上的负电荷吸附膜包围形成容置空间；

向所述容置空间中填充隔离介质层；

通过化学机械研磨，去除覆盖在所述基底上表面的隔离介质层；

去除覆盖在所述基底上表面的负电荷吸附膜；

依次去除覆盖在所述基底上表面的氧化膜和氮化硅层。

可选的，在所述去除覆盖在所述基底上表面的氧化膜和氮化硅层的步骤后还进行：